PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-346380

(43) Date of publication of application: 14.12.2001

(51)Int.Cl.

H02M 3/28 H02M 3/335

H02M 3/337

(21)Application number : 2000-165133

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22) Date of filing:

01.06.2000

(72)Inventor: KURANUKI MASAAKI


YOSHIDA KOJI

(54) SWITCHING POWER SUPPLY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a switching power supply which has realized control of generation of surge current and surge voltage, improvement of efficiency and reduction of noise by lowering switching loss due to zero-volt switching under the light load condition.

SOLUTION: In an insulation type DC-DC converter for full-wave rectification in the secondary side of a transformer, a delay circuit 8 delays, as much as the predetermined delay time, the switching signals G1 and G3 outputted from a switching control circuit 7 for a couple of switch means 11 and 13 which are alternately turns ON and OFF for inverting a current 13 flowing into the primary coil 3a of the transformer



3 when a load current detecting means 9 has detected that a load current is smaller than the predetermined threshold. Such a delay time is set substantially equal to the (1/4) period of resonance as a result of contribution of a self-inductance of the primary coil 3a of the transformer.

Cited Reference 3.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-346380 (P2001-346380A)

(43)公開日 平成13年12月14日(2001.12.14)

| (51) Int.Cl.7 | | 識別記号 | FΙ | | デ | -マコード(参考) |
|---------------|-------|------|------|-------|---|-----------|
| H02M | 3/28 | | H02M | 3/28 | Q | 5H730 |
| | 3/335 | | | 3/335 | E | |
| | 3/337 | | | 3/337 | D | |

審査請求 有 請求項の数12 OL (全 54 頁)

(71)出願人 000005821 (21)出願番号 特願2000-165133(P2000-165133)

松下電器産業株式会社 (22)出願日

大阪府門真市大字門真1006番地 平成12年6月1日(2000.6.1)

(72) 発明者 倉貫 正明

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 吉田 幸司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100062926

弁理士 東島 隆治


最終頁に続く

(54) 【発明の名称】 スイッチング電源装置

(57)【要約】

【課題】 軽負荷時ゼロボルトスイッチングによりス イッチング損失を小さくし、サージ電流及びサージ電圧 の発生を抑え、効率の向上とノイズの低下とを共に実現 したスイッチング電源装置を提供する。

【解決手段】 トランスの二次側で全波整流をする絶縁 型DC-DCコンバータにおいて、遅延回路8が、交互 にオンオフしてトランス3の一次巻線3aに流れる電流I3 を反転させる二つのスイッチ部11及び13に対して、スイ ッチング制御回路7から出力されるスイッチング信号G1 及びG3を、負荷電流量が所定の閾値より小さいことを負 荷電流検出手段9が検出した時、所定の遅延時間だけ遅 延させる。その遅延時間はトランス3の一次巻線3aの自 己インダクタンスが寄与する共振の(1/4)周期に実質的 に等しく設定される。



【特許請求の範囲】

【請求項1】 A) a) 外部からのスイッチング信号に よりオンオフされるスイッチ素子と、前記スイッチ素子 へ並列に接続されたダイオード及びコンデンサと、を含 む第一のスイッチ部、第二のスイッチ部、第三のスイッ チ部及び第四のスイッチ部、

- b) 一次巻線と少なくとも一つの二次巻線とを含むトラ ンス.
- c) 前記トランスの出力を全波整流するための整流回 路、及び、
- d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、

前記第一のスイッチ部及び前記第三のスイッチ部が前記 ダイオードのカソード側の端(カソード端)を実質的な 直流定電圧源の高電位端子へ接続され、

前記第二のスイッチ部が、カソード端を前記第一のスイ ッチ部のアノード側の端 (アノード端) へ、アノード端 を前記直流定電圧源の低電位端子へそれぞれ接続され、 前記第四のスイッチ部が、カソード端を前記第三のスイ ッチ部のアノード端へ、アノード端を前記直流定電圧源 20 の前記低電位端子へそれぞれ接続され、及び、

前記トランスの前記一次巻線が、一端を前記第一のスイ ッチ部と前記第二のスイッチ部との接続点へ、他端を前 記第三のスイッチ部と前記第四のスイッチ部との接続点 へそれぞれ接続された、

DC-DCコンバータ:

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段:
- の量を検出するための負荷電流検出手段:並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス イッチング信号を所定の遅延時間だけ遅延させるための 遅延手段;を具備するスイッチング電源装置。

【請求項2】 A) a) 外部からのスイッチング信号に よりオンオフされるスイッチ素子と、前記スイッチ素子 へ並列に接続されたダイオード及びコンデンサと、を含 む第一のスイッチ部、第二のスイッチ部、第三のスイッ チ部及び第四のスイッチ部、

- b) 互いに直列に接続された第一の分圧用コンデンサ及 び第二の分圧用コンデンサ、
- c) 一次巻線と少なくとも一つの二次巻線とを含むトラ ンス.
- d) 前記トランスの出力を全波整流するための整流回 路、及び、
- e) 前記整流回路の出力を平滑にするための平滑回路、 を有し、

前記第一の分圧用コンデンサが前記第二の分圧用コンデ ンサとの接続端とは逆側の端を実質的な直流定電圧源の 50 高電位端子へ接続され、

前記第二の分圧用コンデンサが前記第一の分圧用コンデ ンサとの接続端とは逆側の端を前記直流定電圧源の低電 位端子へ接続され、

前記第一のスイッチ部がカソード端を前記直流定電圧源 の前記高電位端子へ接続され、

前記第二のスイッチ部が、カソード端を前記第一のスイ ッチ部のアノード端へ、アノード端を前記直流定電圧源 の前記低電位端子へそれぞれ接続され、

10 前記第三のスイッチ部及び第四のスイッチ部がアノード 端同士又はカソード端同士を互いに接続され、その接続 点とは逆側のそれぞれの端を前記トランスの前記一次巻 線の端のそれぞれへ接続され、及び、

前記一次巻線が、一端を前記第一のスイッチ部と前記第 二のスイッチ部との接続点へ、他端を前記第一の分圧用 コンデンサと前記第二の分圧用コンデンサとの接続点へ それぞれ接続された

DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御
 - C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
 - D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス イッチング信号を所定の遅延時間だけ遅延させるための 遅延手段;を具備するスイッチング電源装置。

【請求項3】 A) a) 外部からのスイッチング信号に よりオンオフされるスイッチ素子と、前記スイッチ素子 C) 前記DC-DCコンバータから出力される負荷電流 30 へ並列に接続されたダイオード及びコンデンサと、を含 む第一のスイッチ部、第二のスイッチ部、第三のスイッ チ部及び第四のスイッチ部、

- b) 互いに直列に接続された第一の分圧用コンデンサ及 び第二の分圧用コンデンサ、
- c) 一次巻線と、少なくとも一つの二次巻線と、補助巻 線と、を含むトランス、
- d) 前記トランスの出力を全波整流するための整流回 路、及び、
- e) 前記整流回路の出力を平滑にするための平滑回路、 を有し、

前記第一の分圧用コンデンサが前記第二の分圧用コンデ ンサとの接続端とは逆側の端を実質的な直流定電圧源の 高電位端子へ接続され、

前記第二の分圧用コンデンサが前記第一の分圧用コンデ ンサとの接続端とは逆側の端を前記直流定電圧源の低電 位端子へ接続され、

前記第一のスイッチ部がカソード端を前記直流定電圧源 の前記高電位端子へ接続され、

前記第二のスイッチ部が、カソード端を前記第一のスイ ッチ部のアノード端へ、アノード端を前記直流定電圧源

の前記低電位端子へそれぞれ接続され、

前記第三のスイッチ部及び第四のスイッチ部が、アノー ド端同士又はカソード端同士を互いに接続され、互いの 接続点を前記直流定電圧源の前記低電位端子へ接続さ れ、かつ、それぞれの前記互いの接続点とは逆側の端を 前記補助巻線のそれぞれの端へ接続され、及び、 前記一次巻線が、一端を前記第一のスイッチ部と前記第 二のスイッチ部との接続点へ、他端を前記第一の分圧用 コンデンサと前記第二の分圧用コンデンサとの接続点へ それぞれ接続された

DC-DCコンバータ:

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段;
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス イッチング信号を所定の遅延時間だけ遅延させるための 遅延手段;を具備するスイッチング電源装置。

【請求項4】 前記遅延時間が、前記トランスの前記一 次巻線の自己インダクタンスで決まる共振周期の実質上 1/4である、請求項1から請求項3までのいずれか一項 に記載のスイッチング電源装置。

【請求項5】 A) a) 外部からのスイッチング信号に よりオンオフされるスイッチ素子と、前記スイッチ素子 へ並列に接続されたダイオード及びコンデンサと、を含 む第一のスイッチ部、第二のスイッチ部、第三のスイッ チ部及び第四のスイッチ部、

- b) 互いに直列に接続された第一の一次巻線及び第二の 30 一次巻線と、少なくとも一つの二次巻線と、を含むトラ ンス、
- c) 前記トランスの出力を全波整流するための整流回 路、及び、
- d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、

前記第一の一次巻線及び第二の一次巻線が、互いの接続 点を実質的な直流定電圧源の第一電位端子へ接続され、 前記第一のスイッチ部が、一端を前記直流定電圧源の第 二電位端子へ、他端を前記第一の一次巻線の前記第二の 一次巻線との接続端とは逆側の端へ接続され、

前記第二のスイッチ部が、前記第一のスイッチ部が前記 直流定電圧源の前記第二電位へ接続している端と同じ側 の端を前記直流定電圧源の前記第二電位端子へ、それと は逆側の端を前記第二の一次巻線の前記第一の一次巻線 との接続端とは逆側の端へ接続され、

前記第三のスイッチ部及び第四のスイッチ部がアノード 端同士又はカソード端同士を互いに接続され、

前記第三のスイッチ部が前記第四のスイッチ部との接続

イッチ部との間へ接続され、及び、

前記第四のスイッチ部が前記第三のスイッチ部との接続 端とは逆側の端を、前記第二の一次巻線と前記第二のス イッチ部との間へ接続された

DC-DCコンバータ:

(3)

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段:
- C) 前記DC-DCコンバータから出力される負荷電流 10 の量を検出するための負荷電流検出手段;並びに、
 - D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス イッチング信号を所定の遅延時間だけ遅延させるための 遅延手段;を具備するスイッチング電源装置。

【請求項6】 A) a) 外部からのスイッチング信号に よりオンオフされるスイッチ素子と、前記スイッチ素子 へ並列に接続されたダイオード及びコンデンサと、を含 む第一のスイッチ部、第二のスイッチ部、第三のスイッ チ部及び第四のスイッチ部、

- 20 b) 互いに直列に接続された第一の一次巻線及び第二の 一次巻線と、少なくとも一つの二次巻線と、補助巻線 と、を含むトランス、
 - c) 前記トランスの出力を全波整流するための整流回 路、及び、
 - d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、

前記第一の一次巻線及び第二の一次巻線が、互いの接続 点を実質的な直流定電圧源の第一電位端子へ接続され、 前記第一のスイッチ部が、一端を前記直流定電圧源の第 二電位端子へ、他端を前記第一の一次巻線の前記第二の 一次巻線との接続端とは逆側の端へ接続され、

前記第二のスイッチ部が、前記第一のスイッチ部が前記 直流定電圧源の前記第二電位へ接続している端と同じ側 の端を前記直流定電圧源の前記第二電位端子へ、それと は逆側の端を前記第二の一次巻線の前記第一の一次巻線 との接続端とは逆側の端へ接続され、

前記第三のスイッチ部及び第四のスイッチ部が、アノー ド端同士又はカソード端同士を互いに接続され、その接 続点を前記直流定電圧源の前記第二電位端子へ接続さ

れ、かつ、それぞれのカソード端又はカソード端を前記 補助巻線のそれぞれの端へ接続された

DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段;
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス 端とは逆側の端を、前記第一の一次巻線と前記第一のス 50 イッチング信号を所定の遅延時間だけ遅延させるための

遅延手段;を具備するスイッチング電源装置。

【請求項7】 前記遅延時間が、前記第一の一次巻線及 び前記第二の一次巻線のそれぞれの自己インダクタンス で決まる共振周期の実質上1/4である、請求項5又は請 求項6記載のスイッチング電源装置。

【請求項8】 前記遅延手段の遅延が、前記負荷電流検 出手段により検出された前記負荷電流の量が所定の閾値 より実質的に低下した場合、前記スイッチ素子をオンさ せるための前記スイッチング信号に対して行われる、 請求項1から7までのいずれか一項に記載のスイッチン 10 グ電源装置。

【請求項9】 前記負荷電流検出手段が前記スイッチ部 の少なくとも一つを流れる電流から前記負荷電流の量を 検出する、請求項1から請求項8までのいずれか一項に 記載のスイッチング電源装置。

【請求項10】 前記負荷電流検出手段が前記一次巻線 を流れる電流から前記負荷電流の量を検出する、請求項 1から請求項8までのいずれか一項に記載のスイッチン グ電源装置。

【請求項11】 前記負荷電流検出手段が前記DC-D Cコンバータの入力電流から前記負荷電流の量を検出す る、請求項1から請求項8までのいずれか一項に記載の スイッチング電源装置。

【請求項12】 前記負荷電流検出手段が前記DC-D Cコンバータの出力電流から前記負荷電流の量を検出す る、請求項1から請求項8までのいずれか一項に記載の スイッチング電源装置。

【発明の詳細な説明】

[0001]

の電子機器において直流安定化電圧を供給するためのD C-DCコンバータを含むスイッチング電源装置に関す る。特に、ゼロボルトスイッチング(ZVS)等のソフ トスイッチングを行うためのソフトスイッチング電源装 置に関する。

[0002]

【従来の技術】スイッチング電源装置は入力された直流 電圧を直流の定電圧として出力するためのものであり、 テレビ、VTR、パーソナルコンピュータ等の電子機器 において使用される。スイッチング電源装置は、MOS FET、IGBT、サイリスタ等の半導体素子をスイッ チとして用い、スイッチのオン・オフの時比率で入力電 圧と出力電圧との比を設定できる。従って、スイッチン グ電源装置はスイッチのオン・オフを制御して所定の直 流電圧を安定に出力できる。スイッチのオン・オフによ る電力損失(スイッチング損失)は一般に小さいので、ス イッチング電源装置は省エネルギーを目的としてよく用 いられる。スイッチング電源装置に含まれるトランス、 インダクタ、コンデンサ等のリアクタンス素子は、スイ

波数) が高い程、小型化及び軽量化できる。一方、スイ ッチング電源の入力電圧と出力電圧との比は、実質上ス イッチのオン・オフの時比率だけで決まる。それ故、ス イッチング電源装置は一定の出力電圧を維持しつつ、比 較的容易に小型・軽量化できる。

【0003】近年、様々な電子機器に対する省エネルギ 一及び小型・軽量化への要求が著しく高まっている。ス イッチング電源装置に対しても、より高い効率を有し、 より小型・軽量であり、かつ、より安定な出力を有する ものが強く求められている。そのような要求に合わせる ためには、スイッチング周波数を更に高くしなければな らない。しかし、スイッチング周波数が高い程スイッチ ング損失は大きい。更に、スイッチング損失として散逸 された電力の一部はサージ電流及びサージ電圧を発生さ せてノイズとなり、周辺の電子機器に悪影響を及ぼす。 【0004】従って、スイッチング周波数を更に高くす るにはスイッチング損失を小さく抑えるためのスイッチ ング技術が必要となる。そのような技術として知られて いるのがソフトスイッチングである。ここで、ソフトス イッチングとは、オンからオフ又はオフからオンへの過 渡的状態にあるスイッチに共振電圧又は共振電流を印加 して、その電圧又は電流のいずれかがゼロの時スイッチ がオンからオフ又はオフからオンへと切り替わるような スイッチングをいう。特に、スイッチに印加される電圧 がゼロの時に行うスイッチングをゼロボルトスイッチン グ(ZVS)といい、スイッチに印加される電流がゼロの 時に行うスイッチングをゼロカレントスイッチング(2 CS)という。ソフトスイッチングによると、オン・オ フが切り替わる間そのスイッチには電力が印加されな 【発明の属する技術分野】本発明は、産業用又は民生用 30 い。従って、原理的には電力のスイッチング損失がな い。特に、ZVSによると、スイッチがオンする時その スイッチに寄生するコンデンサに電荷が残っていない。 それ故、サージ電流が発生しない。

【0005】トランスを用いて電源側と出力側とを直流 的に絶縁している、いわゆる絶縁型スイッチング電源装 置において、トランスに蓄えられたエネルギーを利用し てゼロボルトスイッチングを行う回路として、従来、特 開平11-89232に示されたようなものが知られている。図 15は従来例のスイッチング電源装置を構成する回路を示 40 す。従来例はフルブリッジ型コンバータであり、トラン ス3の二次側では全波整流が行われる。図16は、図15に 矢印で示されている、従来例の回路の各部分における電 流又は電圧のパルス波形を示す。

【0006】図15に示されているように、スイッチング 信号G1、G2、G3及びG4はスイッチング制御回路7から四 つのスイッチ素子11S、12S、13S及び14Sへそれぞれ出力 される。図16に示されているように、スイッチング信号 G1、G2、G3及びG4は所定の幅を持つ矩形波である。スイ ッチング信号G1、G2、G3及びG4が高電位(H)を示す間ス ッチのオン・オフを切り替える周波数(スイッチング周 50 イッチ素子11S、12S、13S及び14Sはオンし、スイッチン グ信号G1、G2、G3及びG4が低電位(L)を示す間スイッチ素子11S、12S、13S及び14Sはオフする。

【0007】図16に示されているように、時刻T1にスイ ッチング信号G1がHからLへと変化して第一スイッチ素子 11Sがオフする。すると、一次巻線3aの漏れインダクタ ンスと、第一スイッチ部11の第一コンデンサ11C及び第 ニスイッチ部12の第二コンデンサ12Cと、が共振する。 すなわち、一次巻線3aを流れる電流I3が第一コンデンサ 11Cを充電すると同時に、第二コンデンサ12Cを放電させ る。これにより、第一スイッチ素子11Sの両端の電圧V11 が0から増加すると共に、第二スイッチ素子12Sの両端の 電圧V12が最大値Vinから減少する。第一スイッチ素子11 Sの両端の電圧V11が最大値Vinへ達すると同時に、第二 スイッチ素子12Sの両端の電圧V12が0に達する。する と、第二スイッチ素子12Sに並列に接続された第二ダイ オード12Dがオンする。その直後の時刻T2にスイッチン グ制御回路7がスイッチング信号G2をLからHへと変化さ せて第二スイッチ素子12Sをオンする。このようにし て、第二スイッチ素子12Sのオンに対してZVSが行わ れる。

【0008】同様に、第二スイッチ素子12Sがオフする時刻T7から第一スイッチ素子11Sがオンする時刻T8までの間、一次巻線3aの漏れインダクタンスと、第一コンデンサ11C及び第二コンデンサ12Cと、が共振する。第一スイッチ素子11Sの両端の電圧V11が0に達した後第一スイッチ素子11Sがオンする。こうして、第一スイッチ素子11Sのオンに対して ZVSが行われる。時刻T4での第三スイッチ素子13Sのオン、及び、時刻T6での第四スイッチ素子14Sのオン、それぞれに対しても同様に、一次巻線3aの漏れインダクタンスと、第三コンデンサ13C及び第四コンデンサ14Cとの共振により ZVSが行われる。

【0009】 ZVSを採用したスイッチング電源装置に

は、上記の従来例のようにフルブリッジ型コンバータだ けではなく、特開平9-163740で開示されているように、 ハーフブリッジ型、プッシュプル型、及び、それらと補 助巻線とを組み合わせたものもある。これらはいずれも トランスの一次巻線の漏れインダクタンスとスイッチの 寄生コンデンサとを共振させてZVSを実現している。 【0010】尚、特開平9-163740で開示されているスイ ッチング電源装置では、双方向スイッチング手段(直列) に接続された二つのスイッチ素子であって、それぞれが 並列に接続されたダイオードを有し、互いのダイオード のアノード側同士又はカソード側同士を接続しているも の)がトランスの一次巻線又は補助巻線に並列に設けら れている。双方向スイッチング手段はいわゆるスイッチ ングスナバ(アクティブクランプともいう)として動作 し、トランスと入力電源とを導通させるためのスイッチ をオン又はオフした時に発生するサージ電流又はサージ 電圧を吸収する。それ故、サージ電流又はサージ電圧が 他の周辺回路にノイズとして悪影響を及ぼさない。

[0011]

【発明が解決しようとする課題】最近は、パーソナルコンピュータ又はファクシミリ等のように駆動されていなくても電源を切れない機器、及び、テレビ又はビデオテープレコーダ等のように電源を入れたまま長時間待機するように使用される機器が増えている。このような電子機器の消費電力の大半は待機時のものである。従って、従来より更にスイッチング電源装置の省エネルギーを進めるためには、待機時消費電力の削減が重要である。駆動時に比べ待機時では、スイッチング電源装置から負荷へと出力される電流(負荷電流)が著しく少なく、一般に駆動時の1/5~1/10以下である。以下、本明細書では、通常の駆動時のように負荷電流が比較的大きい時を重負荷時といい、待機時のように負荷電流が比較的小さい時を軽負荷時という。

【0012】従来のスイッチング電源装置は、軽負荷時において以下のような問題点を有していた。上記した従来例のZVSは重負荷時を前提としている。上記のように重負荷時ではZVSによりスイッチング損失が小さい。しかし、軽負荷時では以下の説明のように、第一スイッチ素子11S及び第三スイッチ素子13Sそれぞれのオンに対してZVSが実現できないので、スイッチング損失が増大する。

【0013】図16において、時刻T3で第四スイッチ素子14Sがオフすると、一次巻線3aの電流I3が第三コンデンサ13Cを放電させ始める。重負荷時では負荷電流が十分大きいのでその一次側換算電流が大きく、従って、電流I3も十分大きい。その結果、入力電圧Vinに抗して第三コンデンサ13Cに蓄えられた電荷を全て移動させて、第30 三スイッチ素子13Sの両端の電圧V13を0にできる。

【0014】それに対して、軽負荷時では負荷電流が小さいので電流I3が小さくなり、その結果、一次巻線3aの漏れインダクタンスと、第三コンデンサ13C及び第四コンデンサ14Cとの共振では第三コンデンサ13Cの全電荷を移動させ得ない。この場合、重負荷時と同じ時刻T4に第三スイッチ素子13Sをオンすると、第三スイッチ素子13Sの両端の電圧V13が0より大きいので、スイッチング損失が大きくなる。特に、第三コンデンサ13Cに残った電荷等が第三スイッチ素子13Sのオンと同時に急激に移動してサージ電流を生じる。時刻T7~T8で第一スイッチ素子11Sをオンする場合においても、第三スイッチ素子13Sをオンする場合と同様に、軽負荷時にZVSが実現できない。それ故、スイッチング損失が増し、サージ電流が生じる。

【0015】本発明は、軽負荷時においてZVSによりスイッチング損失を小さくし、サージ電流及びサージ電圧の発生を抑え、効率の向上とノイズの低下とを共に実現したスイッチング電源装置の提供を目的とする。

[0016]

50

【課題を解決するための手段】いわゆるフルブリッジ型

のスイッチング電源装置において上記の問題点を解決す るために、本発明のスイッチング電源装置は、

- A) a) 外部からのスイッチング信号によりオンオフさ れるスイッチ素子と、前記スイッチ素子へ並列に接続さ れたダイオード及びコンデンサと、を含む第一のスイッ チ部、第二のスイッチ部、第三のスイッチ部及び第四の スイッチ部、
- b) 一次巻線と少なくとも一つの二次巻線とを含むトラ ンス、
- c) 前記トランスの出力を全波整流するための整流回 路、及び、
- d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、前記第一のスイッチ部及び前記第三のスイッチ 部が前記ダイオードのカソード側の端 (カソード端)を 実質的な直流定電圧源の高電位端子へ接続され、前記第 二のスイッチ部が、カソード端を前記第一のスイッチ部 のアノード側の端(アノード端)へ、アノード端を前記 直流定電圧源の低電位端子へそれぞれ接続され、前記第 四のスイッチ部が、カソード端を前記第三のスイッチ部 低電位端子へそれぞれ接続され、及び、前記トランスの 前記一次巻線が、一端を前記第一のスイッチ部と前記第 二のスイッチ部との接続点へ、他端を前記第三のスイッ チ部と前記第四のスイッチ部との接続点へそれぞれ接続 された、

DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段:
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電 流の量に基づいて、前記スイッチング制御手段の前記ス イッチング信号を所定の遅延時間だけ遅延させるための 遅延手段:を具備する。

【0017】フルブリッジ型のDC-DCコンバータで は、第二のスイッチ部のオフ後第一のスイッチ部をオン する場合、及び、第四のスイッチ部のオフ後第三のスイ ッチ部をオンする場合、軽負荷時におけるZVSが問題 となる。しかし、上記のような本発明のフルブリッジ型 40 のスイッチング電源装置は、次のようにして、軽負荷時 第一のスイッチ部及び第三のスイッチ部のオンに対して ZVSを実現できる。

【0018】第二のスイッチ部がオフした後第一のスイ ッチ部がオンするまでの間、又は、第四のスイッチ部が オフした後第三のスイッチ部がオンするまでの間のそれ ぞれに対応するデッドタイムに、トランスの一次側では 一次巻線とスイッチ部のコンデンサとが共振する。それ により、上記のデッドタイムでは、一次巻線を流れる電 流が滑らかに減少する。

【0019】一方、トランスの二次側では全波整流が行 われるので、一次巻線を流れる電流が減少してくると、 いずれはトランスの二次側で実質的な転流が生じる。こ こで、二次側での実質的な転流とは、整流回路がセンタ ータップ型(トランスが直列に接続された二本の二次巻 線を含み、それぞれの二次巻線の接続点とは逆側の端が 二つの整流用ダイオード等へそれぞれ接続されているも の) の場合、電流が両二次巻線を流れている状態から片 方にだけ流れるようになることをいう。又は、整流回路 10 がブリッジ型(トランスが二次巻線を一本だけ含み、そ の両端が四つの整流用ダイオード等から成るブリッジに 接続されたもの)の場合、オンしていた四つの整流用ダ イオードの内二つがオフすることをいう。但し上記の整 流回路は、整流用ダイオードをスイッチ素子に置き換え てそのスイッチングを制御することにより、アクティブ に全波整流を行うものでも良い。

【0020】軽負荷時では重負荷時に比べて一次巻線を 流れる電流が小さいので、重負荷時と同じ長さのデッド タイムではZVSが実現できない。しかし、軽負荷時で のアノード端へ、アノード端を前記直流定電圧源の前記 20 デッドタイムを重負荷時より長くすると、一次巻線を流 れる電流が向きを反転させる前に、トランスの二次側で 実質的な転流が生じる。すると、上記の共振に寄与する 一次巻線のインダクタンスが漏れインダクタンスだけか ら実質的に自己インダクタンス全体へ変化する。それに より、一次巻線を流れる電流の減少の程度がそれ以前に 比べかなり緩やかになる。従って、軽負荷時ではデッド タイムを十分に長く採れば、重負荷時より長い時間コン デンサを放電させ続け得る。

> 【0021】そこで、本発明では、負荷電流検出手段が 検出した負荷電流の量から軽負荷時の状態であることが 検知された場合、スイッチング制御手段がスイッチ部を オンさせるタイミングを、遅延手段が重負荷時のタイミ ングより所定の遅延時間だけ遅らせる。又は、負荷電流 検出手段が検出した負荷電流の量から重負荷時の状態で あることが検知された場合、スイッチング制御手段がス イッチ部をオフさせるタイミングを、遅延手段が軽負荷 時のタイミングより所定の遅延時間だけ遅らせる。それ 以外のオンオフのタイミングは所定のスイッチング周波 数で決まるもののままであるので、上記のいずれによっ ても、軽負荷時のデッドタイムが重負荷時より長くでき る。これにより、軽負荷時でもデッドタイムの間にオフ 状態の第一のスイッチ部又は第三のスイッチ部の両端間 の電圧が0になり、重負荷時同様に ZVSが達成でき

【0022】いわゆるハーフブリッジ型のスイッチング 電源装置において上記の問題点を解決するために、本発 明のスイッチング電源装置は、

A) a) 外部からのスイッチング信号によりオンオフさ れるスイッチ素子と、前記スイッチ素子へ並列に接続さ 50 れたダイオード及びコンデンサと、を含む第一のスイッ チ部、第二のスイッチ部、第三のスイッチ部及び第四の スイッチ部、

11

- b) 互いに直列に接続された第一の分圧用コンデンサ及 び第二の分圧用コンデンサ、
- c) 一次巻線と少なくとも一つの二次巻線とを含むトランス、
- d) 前記トランスの出力を全波整流するための整流回路、及び、
- e) 前記整流回路の出力を平滑にするための平滑回路、 を有し、前記第一の分圧用コンデンサが前記第二の分圧 10 用コンデンサとの接続端とは逆側の端を実質的な直流定 電圧源の高電位端子へ接続され、前記第二の分圧用コン デンサが前記第一の分圧用コンデンサとの接続端とは逆 側の端を前記直流定電圧源の低電位端子へ接続され、前 記第一のスイッチ部がカソード端を前記直流定電圧源の 前記高電位端子へ接続され、前記第二のスイッチ部が、 カソード端を前記第一のスイッチ部のアノード端へ、ア ノード端を前記直流定電圧源の前記低電位端子へそれぞ れ接続され、前記第三のスイッチ部及び第四のスイッチ 部がアノード端同士又はカソード端同士を互いに接続さ れ、その接続点とは逆側のそれぞれの端を前記トランス の前記一次巻線の端のそれぞれへ接続され、及び、前記 一次巻線が、一端を前記第一のスイッチ部と前記第二の スイッチ部との接続点へ、他端を前記第一の分圧用コン デンサと前記第二の分圧用コンデンサとの接続点へそれ ぞれ接続された

DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定のスイッチング周波数で出力するためのスイッチング制御 手段:
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電流の量に基づいて、前記スイッチング制御手段の前記スイッチング信号を所定の遅延時間だけ遅延させるための遅延手段: を具備する。

【0023】ハーフブリッジ型のDCーDCコンバータでは、直流定電圧源に直接接続される第一のスイッチ部及び第二のスイッチ部をそれぞれオンする場合、軽負荷時におけるZVSが問題となる。しかし、上記のような40本発明のハーフブリッジ型のスイッチング電源装置では、上記のフルブリッジ型の場合と同様にして、軽負荷時のデッドタイムが重負荷時より長くできる。ここでデッドタイムは、特に、第四のスイッチ部がオフした後第一のスイッチ部がオンするまで第一のスイッチ部及び第四のスイッチ部が共にオフしている間、又は、第三のスイッチ部がオンした後第二のスイッチ部がオンするまで第二のスイッチ部及び第三のスイッチ部が共にオフしている間、にそれぞれ対応するものをいう。上記のデッドタイムが軽負荷時では重負荷時よりも長くできるので、50

本発明では軽負荷時に重負荷時より長い時間コンデンサを放電させ続け得る。従って、一次巻線の電流が小さい軽負荷時でもデッドタイムの間にオンするべきスイッチ部の両端間の電圧が0になり、重負荷時同様にZVSが達成できる。

【0024】上記のハーフブリッジ型のスイッチング電源装置とは別のハーフブリッジ型のものとして、本発明のスイッチング電源装置は、

- A) a) 外部からのスイッチング信号によりオンオフされるスイッチ素子と、前記スイッチ素子へ並列に接続されたダイオード及びコンデンサと、を含む第一のスイッチ部、第三のスイッチ部及び第四のスイッチ部、
- b) 互いに直列に接続された第一の分圧用コンデンサ及 び第二の分圧用コンデンサ、
- c) 一次巻線と、少なくとも一つの二次巻線と、補助巻線と、を含むトランス、
- d) 前記トランスの出力を全波整流するための整流回路、及び、
- e) 前記整流回路の出力を平滑にするための平滑回路、 を有し、前記第一の分圧用コンデンサが前記第二の分圧 用コンデンサとの接続端とは逆側の端を実質的な直流定 電圧源の高電位端子へ接続され、前記第二の分圧用コン デンサが前記第一の分圧用コンデンサとの接続端とは逆 側の端を前記直流定電圧源の低電位端子へ接続され、前 記第一のスイッチ部がカソード端を前記直流定電圧源の 前記高電位端子へ接続され、前記第二のスイッチ部が、 カソード端を前記第一のスイッチ部のアノード端へ、ア ノード端を前記直流定電圧源の前記低電位端子へそれぞ 30 れ接続され、前記第三のスイッチ部及び第四のスイッチ 部が、アノード端同士又はカソード端同士を互いに接続 され、互いの接続点を前記直流定電圧源の前記低電位端 子へ接続され、かつ、それぞれの前記互いの接続点とは 逆側の端を前記補助巻線のそれぞれの端へ接続され、及 び、前記一次巻線が、一端を前記第一のスイッチ部と前 記第二のスイッチ部との接続点へ、他端を前記第一の分 圧用コンデンサと前記第二の分圧用コンデンサとの接続 点へそれぞれ接続された

DC-DCコンバータ;

- 0 B) 前記スイッチ素子へ前記スイッチング信号を所定の スイッチング周波数で出力するためのスイッチング制御 手段;
 - C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
 - D) 前記負荷電流検出手段により検出された前記負荷電流の量に基づいて、前記スイッチング制御手段の前記スイッチング信号を所定の遅延時間だけ遅延させるための遅延手段;を具備する。

【0025】これにより、ハーフブリッジ型コンバータ 50 に補助巻線を付加したものに対しても、上記のハーフブ

リッジ型のものと同様に軽負荷時のデッドタイムが重負荷時より長くできる。それ故、本発明では、一次巻線の電流が小さい軽負荷時でもデッドタイムの間にオンするべきスイッチ部の両端間の電圧が0になり、重負荷時同様にZVSが達成できる。

【0026】上記のフルブリッジ型又はハーフブリッジ型のスイッチング電源装置の場合、好ましくは、前記遅延時間が前記トランスの前記一次巻線の自己インダクタンスで決まる共振周期の実質上1/4である。デッドタイムの間に行われる一次巻線とスイッチ部のコンデンサとの共振において、重負荷時では一次巻線の漏れインダクタンスのみが寄与するのに対し、軽負荷時では実質上一次巻線の自己インダクタンス全体が寄与する。従って、上記の遅延時間であれば、軽負荷時のデッドタイムを、上記の遅延時間であれば、軽負荷時のデッドタイムを、ンデンサの放電に対して最も効果的な長さ、すなわち、コンデンサを放電させる向きに流れ始めた共振電流がそのコンデンサを充電させる向きに反転する直前までの時間に、容易に設定できる。

【0027】いわゆるプッシュプル型のスイッチング電源装置において上記の問題点を解決するために、本発明のスイッチング電源装置は、

- A) a) 外部からのスイッチング信号によりオンオフされるスイッチ素子と、前記スイッチ素子へ並列に接続されたダイオード及びコンデンサと、を含む第一のスイッチ部、第二のスイッチ部、第三のスイッチ部及び第四のスイッチ部、
- b) 互いに直列に接続された第一の一次巻線及び第二の 一次巻線と、少なくとも一つの二次巻線と、を含むトラ ンス、
- c) 前記トランスの出力を全波整流するための整流回路、及び、
- d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、前記第一の一次巻線及び第二の一次巻線が、互 いの接続点を実質的な直流定電圧源の第一電位端子へ接 続され、前記第一のスイッチ部が、一端を前記直流定電 圧源の第二電位端子へ、他端を前記第一の一次巻線の前 記第二の一次巻線との接続端とは逆側の端へ接続され、 前記第二のスイッチ部が、前記第一のスイッチ部が前記 直流定電圧源の前記第二電位へ接続している端と同じ側 の端を前記直流定電圧源の前記第二電位端子へ、それと は逆側の端を前記第二の一次巻線の前記第一の一次巻線 との接続端とは逆側の端へ接続され、前記第三のスイッ チ部及び第四のスイッチ部がアノード端同士又はカソー ド端同士を互いに接続され、前記第三のスイッチ部が前 記第四のスイッチ部との接続端とは逆側の端を、前記第 一の一次巻線と前記第一のスイッチ部との間へ接続さ れ、及び、前記第四のスイッチ部が前記第三のスイッチ 部との接続端とは逆側の端を、前記第二の一次巻線と前 記第二のスイッチ部との間へ接続された
- DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定のスイッチング周波数で出力するためのスイッチング制御 手段・
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電流の量に基づいて、前記スイッチング制御手段の前記スイッチング信号を所定の遅延時間だけ遅延させるための遅延手段;を具備する。
- 【0028】ここで、直流定電圧源の第二電位端子が低 電位側である場合、第一のスイッチ部及び第二のスイッ チ部はアノード端を第二電位端子へと接続する。それと は逆に、直流定電圧源の第二電位端子が高電位側である 場合、第一のスイッチ部及び第二のスイッチ部はカソー ド端を第二電位端子へと接続する。プッシュプル型のD C一DCコンバータでは、直流定電圧源に直接接続され る第一のスイッチ部及び第二のスイッチ部をそれぞれオ ンする場合、軽負荷時におけるZVSが問題となる。し かし、上記のような本発明のプッシュプル型のスイッチ ング電源装置では、上記のフルブリッジ型及びハーフブ リッジ型の場合と同様にして、軽負荷時のデッドタイム が重負荷時より長くできる。ここでデッドタイムは、特 に、第四のスイッチ部がオフした後第一のスイッチ部が オンするまで第一のスイッチ部及び第四のスイッチ部が 共にオフしている間、又は、第三のスイッチ部がオフレ た後第二のスイッチ部がオンするまで第二のスイッチ部 及び第三のスイッチ部が共にオフしている間、にそれぞ れ対応するものをいう。上記のデッドタイムが軽負荷時 では重負荷時より長くできるので、本発明では軽負荷時 30 に重負荷時より長い時間コンデンサを放電させ続け得 る。従って、一次巻線の電流が小さい軽負荷時でもデッ ドタイムの間にオンするべきスイッチ部の両端間の電圧 が0になり、重負荷時同様にZVSが達成できる。

【0029】上記のプッシュプル型のスイッチング電源 装置とは別のプッシュプル型のものとして、本発明のス イッチング電源装置は、

- A) a) 外部からのスイッチング信号によりオンオフされるスイッチ素子と、前記スイッチ素子へ並列に接続されたダイオード及びコンデンサと、を含む第一のスイッチ部、第二のスイッチ部、第三のスイッチ部及び第四のスイッチ部、
 - b) 互いに直列に接続された第一の一次巻線及び第二の 一次巻線と、少なくとも一つの二次巻線と、補助巻線 と、を含むトランス、
 - c) 前記トランスの出力を全波整流するための整流回路、及び、
- d) 前記整流回路の出力を平滑にするための平滑回路、 を有し、前記第一の一次巻線及び第二の一次巻線が、互 いの接続点を実質的な直流定電圧源の第一電位端子へ接 50 続され、前記第一のスイッチ部が、一端を前記直流定電

圧源の第二電位端子へ、他端を前記第一の一次巻線の前記第二の一次巻線との接続端とは逆側の端へ接続され、前記第二のスイッチ部が、前記第一のスイッチ部が前記直流定電圧源の前記第二電位へ接続している端と同じ側の端を前記直流定電圧源の前記第二電位端子へ、それとは逆側の端を前記第二の一次巻線の前記第一の一次巻線との接続端とは逆側の端へ接続され、前記第三のスイッチ部及び第四のスイッチ部が、アノード端同士又はカソード端同士を互いに接続され、その接続点を前記直流定電圧源の前記第二電位端子へ接続され、かつ、それぞれのカソード端又はカソード端を前記補助巻線のそれぞれの端へ接続された

DC-DCコンバータ;

- B) 前記スイッチ素子へ前記スイッチング信号を所定のスイッチング周波数で出力するためのスイッチング制御手段;
- C) 前記DC-DCコンバータから出力される負荷電流 の量を検出するための負荷電流検出手段;並びに、
- D) 前記負荷電流検出手段により検出された前記負荷電流の量に基づいて、前記スイッチング制御手段の前記スイッチング信号を所定の遅延時間だけ遅延させるための遅延手段;を具備する。

【0030】これにより、プッシュプル型コンバータに補助巻線を付加したものに対しても、上記のプッシュプル型のものと同様に軽負荷時のデッドタイムが重負荷時よりも長くできる。それ故、本発明では、一次巻線の電流が小さい軽負荷時でもデッドタイムの間にオンするべきスイッチ部の両端間の電圧が0になり、重負荷時同様に ZVSが達成できる。尚、既に述べたプッシュプル型コンバータと同様に、直流定電圧源の第二電位端子が低30電位側である場合、第一のスイッチ部及び第二のスイッチ部はアノード端を第二電位端子へと接続する。それとは逆に、直流定電圧源の第二電位場子が高電位側である場合、第一のスイッチ部及び第二のスイッチ部はカソード端を第二電位端子へと接続する。

【0031】上記のプッシュプル型のスイッチング電源装置の場合、好ましくは、前記遅延時間が前記トランスの前記第一の一次巻線及び前記第二の一次巻線のそれぞれの自己インダクタンスで決まる共振周期の実質上1/4である。デッドタイムの間に行われる一次巻線とスイッチ部のコンデンサとの共振において、重負荷時では一次巻線の漏れインダクタンスのみが寄与するのに対し、軽負荷時では実質上一次巻線の自己インダクタンス全体が寄与する。従って、上記の遅延時間であれば、軽負荷時のデッドタイムをコンデンサの放電に対して最も効果的な長さ、すなわち、コンデンサを放電させる向きに流れ始めた共振電流がそのコンデンサ充電させる向きに反転する直前までの時間に、容易に設定できる。

【0032】以上述べた本発明のスイッチング電源装置 部12のアノード端12b、及び、第四スイッチ部1 において、前記遅延手段の遅延は、前記負荷電流検出手 50 ード端14bが共に第二入力端子1bに接続される。

段により検出された前記負荷電流の量が所定の閾値より 実質的に低下した場合、前記スイッチ素子をオンさせる ための前記スイッチング信号に対して行われることが好 ましい。これにより、スイッチング制御手段からのスイ ッチング信号が、重負荷時に遅延回路を介さず、各スイ ッチ素子へ伝達される。従って、より精度良いスイッチ ングが要求される重負荷時に、スイッチング信号が雑音 及び歪み等の影響を受けにくい。

【0033】更に、以上述べた本発明のスイッチング電源装置において、前記負荷電流検出手段が前記負荷電流の量を、前記スイッチ素子の電流、前記一次巻線の電流、及び、前記DC-DCコンバータの入力電流又は出力電流のいずれから検出しても良い。負荷電流の時間平均的大きさはDC-DCコンバータの各部分を流れる電流の時間平均的大きさに反映されるので、上記のいずれの電流からも負荷電流量が検出できる。

[0034]

【発明の実施の形態】以下、本発明の最適な実施の形態 について、好ましい実施例を説明する。

《実施例1》本発明の実施例1はフルブリッジ型コンバータを有するスイッチング電源装置において本発明を実施したものである。

[実施例1の回路の構成]図1は実施例1のスイッチング電源装置の回路を示す。実施例1の構成と図15に示されている従来例の構成とを比べれば明らかなように、実施例1のスイッチング電源装置の構成は、遅延回路8及びカレントトランス9を有する点のみで従来例と異なる。直流電源又は交流電源を整流して得られた実質的な直流電源が入力端子1a及び1bに接続される。ここで、直流電源からの入力電圧をVinとし、高電位側が第一入力端子1aに、低電位側が第二入力端子1bに、それぞれ接続される。

【0035】実施例1は四つのスイッチ部11、12、13及 び14を有する。スイッチ部11、12、13及び14それぞれ は、二つの端子の間に並列に接続されたスイッチ素子、 ダイオード及びコンデンサを含む。以下、各スイッチ部 の二つの端子の内、ダイオードのカソードを接続した方 をカソード端、アノードを接続した方をアノード端とい う。四つのスイッチ部は二つずつ直列に接続されて二つ の対をなし、それらの対が並列に接続される。図1で は、第一スイッチ部11と第二スイッチ部12、第三スイッ チ部13と第四スイッチ部14、それぞれが直列に接続され る。第一スイッチ部11のアノード端11bと第二スイッチ 部12のカソード端12aとが接続点P1で、第三スイッチ部1 3のアノード端13bと第四スイッチ部14のカソード端14a とが接続点Q1で、それぞれ接続される。第一スイッチ部 11のカソード端11a、及び、第三スイッチ部13のカソー ド端13aが第一入力端子1aに接続される。第二スイッチ 部12のアノード端12b、及び、第四スイッチ部14のアノ

【0036】スイッチ素子11S、12S、13S及び14Sは好ましくはMOSFETから成る。その他の例としては、バイポーラトランジスタ又はIGBTであっても良い。ダイオード11D、12D、13D及び14Dは、好ましくはスイッチ素子11S、12S、13S及び14Sの寄生ダイオードである。その他の例として、ダイオード11D、12D、13D及び14Dがスイッチ素子11S、12S、13S及び14Sに対して独立な素子であっても良い。四つのコンデンサ11C、12C、13C及び14Cは、スイッチ素子11S、12S、13S及び14Sに対して等価的に並列に接続された寄生コンデンサである。コンデンサ11C、12C、13C及び14Cは各スイッチ素子自身の寄生コンデンサも等価的に含む。更に、コンデンサ11C、12C、13C及び14Cが独立な素子としてのコンデンサを含んでいても良い。

【0037】接続点P1及びQ1の間にトランス3の一次巻線3aが接続される。トランス3は二つの二次巻線3b及び3cを有する。二次巻線3b及び3cの接続点Rは第二出力端子2bへ接続される。接続点Rとは逆側にある第一の二次巻線3bの端は第一整流用ダイオード4bのアノードへ、接続20点Rとは逆側にある第二の二次巻線3cの端は第二整流用ダイオード4cのアノードへ、それぞれ接続される。第一整流用ダイオード4b及び第二整流用ダイオード4cのカソードはいずれも平滑用インダクタ5の一端へ接続される。平滑用インダクタ5の他端は第一出力端子2aへ接続される。平滑用コンデンサ6は、一端を第一出力端子2aと平滑用インダクタ5との間へ、他端を第二出力端子2bへそれぞれ接続される。

【0038】スイッチング制御回路7は出力電圧Voutを 測定できるように、出力端子2a及び2bに接続されてい る。一方、スイッチング制御回路7はスイッチ素子11S、 12S、13S及び14Sへ、それぞれのオン・オフをスイッチ ング信号G1、G2、G3及びG4により制御できるように接続 されている。好ましくは、スイッチ素子がMOSFET であり、スイッチング制御回路7は、ゲート電位を変化 させてオン・オフを切り替えられるように、各スイッチ 素子のゲートに接続される。この場合、スイッチング信 号G1、G2、G3及びG4は、好ましくはゲート電位を変化さ せるような電圧信号である。以上のように接続されたス イッチング制御回路7は、一定のスイッチング周波数で スイッチング信号G1~G4を出力する。そして、出力電圧 Voutが一定値に維持されるように、測定された出力電圧 値に基づいてスイッチ素子11S、12S、13S及び14Sのオン ・オフの時比率を制御する。

【0039】実施例1は負荷電流検出手段としてカレントトランス9を有する。カレントトランス9は一次巻線9aを、第二スイッチ素子12Sのアノード端12bと第四スイッチ素子14Sのアノード端14bとの接続点T1、及び、第二入力端子1bの間に直列に接続する。カレントトランス9の一次巻線9aを流れる入力電流19の時間平均的大きさは負50

荷電流の時間平均的大きさと同様に増減するので、入力電流19の大きさを測定すれば、負荷電流の大きさを知ることができる。

【0040】遅延回路8は、カレントトランス9の二次巻 線9bに接続され、カレントトランス9の一次巻線9aを流 れる入力電流I9の大きさを測定し、測定結果を所定の閾 値と比較する。具体的には、次のように遅延回路8は入 力電流I9の大きさを所定の閾値と比較する。入力電流I9 は後述するように変化するので、カレントトランス9の 二次巻線9bを流れる電流も同様に変化する。遅延回路8 はカレントトランス9の二次巻線9bを流れる電流を、例 えばローパスフィルタにより平滑する。それにより得ら れたほぼ一定な電流の時間平均的な大きさが、例えばコ ンパレータにより所定の閾値と比較される。比較の結 果、カレントトランス9の二次巻線9bを流れる電流の時 間平均的大きさがその閾値より実質的に大きい場合、遅 延回路8はスイッチング制御回路7からのスイッチング信 号G1及びG3を後述の遅延時間だけ保持した後、第一スイ ッチ素子11S及び第三スイッチ素子13Sへ出力する。

20 【0041】 [重負荷時の動作] 実施例1のスイッチング電源装置は重負荷時には以下のように動作する。図1に示されているように、入力端子1a及び1b間に入力電圧Vinが、出力端子2a及び2b間に出力電圧Voutがそれぞれ印加されている。入力電圧Vin及び出力電圧Voutはそれぞれ実質上一定に維持されている。重負荷時においては、後述するように、入力電流19の平均的大きさが十分に大きい。その結果、遅延回路8はスイッチング信号G1及びG3を実質上遅延させない。従って、実施例1のスイッチング電源装置は図15に示されている従来例のものと30 同様に動作する。つまり、実施例1の回路の各部分における電圧又は電流のパルス波形は、従来例のものを示す図16と同様になる。

【0042】図16に示されているように、スイッチング 信号G1、G2、G3及びG4は所定の幅を持つ矩形波である。 スイッチング信号G1、G2、G3及びG4が高電位(H)を示す 間、スイッチ素子11S、12S、13S及び14Sはオンし、スイ ッチング信号G1、G2、G3及びG4が低電位(L)を示す間、 スイッチ素子11S、12S、13S及び14Sはオフする。電圧V1 1、V12、V13及びV14はそれぞれスイッチ部11、12、13及 40 び14に印加される電圧である。それぞれの極性は図1に 示されている矢印の向き、すなわち、第二入力端子1b側 の端に対する第一入力端子la側の端の電位を正として定 義される。電流I11、I12、I13及びI14はそれぞれスイッ チ部11、12、13及び14を流れる電流である。その極性は 図1に示されている矢印の向き、すなわち、第一入力端 子1a側の端から第二入力端子1b側の端へ向かう向きを正 として定義される。電圧V3はトランス3の一次巻線3aに 印加される電圧である。その極性は図1に示されている 矢印の向き、すなわち、接続点Q1に対する接続点P1の電 位を正として定義される。電流13はトランス3の一次巻

線3aを流れる電流である。その極性は図1に示されている矢印の向き、すなわち、接続点P1から接続点Q1へ向かう向きを正として定義される。電流I5は平滑用インダクタ5を流れる電流である。その極性は図1に示されている矢印の向き、すなわち、トランス3側の端から第一出力端子2a側の端へ向かう向きを正として定義される。電流I9はカレントトランス9の一次巻線9aを流れる電流である。つまり、電流I9は実施例1のスイッチング電源装置の入力電流である。その極性は図1に示されている矢印の向き、すなわち、トランス3側の端から第二入力端子1 10 b側の端へ向かう向きを正として定義される。

【0043】時刻TOにスイッチング制御回路7がスイッチング信号GIをLからHへと変化させて第一スイッチ素子11Sをオンする。すると、第四スイッチ素子14Sが既にオンしているので、トランス3の一次巻線3aに電流I3が流れる。この時、トランス3の第一の二次巻線3bに実質的な起電力Vin/nが、第二の二次巻線3cに実質的な起電力(ーVin/n)がそれぞれ発生する。ここで、一次巻線3aと二次巻線3b及び3cとの巻数比をn:1:1(nは一般に実数である)とし、入力電圧Vinは出力電圧Voutより十分大きいのでVin/n>Voutが成り立つとする。すると、第一整流用ダイオード4bがオンして平滑用インダクタ5に実質的な定電圧(Vin/nーVout)が印加される。それ故、平滑用インダクタ5を流れる電流I5は直線的に増加する。

【0044】一方、一次巻線3aを流れる電流I3は、トラ ンス3に対する励磁電流と、第一の二次巻線3bを流れる 電流(第一の二次側電流)I3b及び第二の二次巻線3cを 流れる電流 (第二の二次側電流) I3cによって決まる一 次側換算電流と、の和に等しい。ここで、一次側換算電 流とは、一次巻線3aの自己インダクタンスに対する一次 巻線3aと第一の二次巻線3bとの相互インダクタンスの比 を第一の二次側電流I3bに掛けたもの、及び、一次巻線3 aの自己インダクタンスに対する一次巻線3aと第二の二 次巻線3cとの相互インダクタンスの比を第二の二次側電 流I3cに掛けたもの、の和に実質的に等しい。実施例1 の一次側換算電流は(I3b+I3c)/n=I5/nに実質的に等 しい。尚、二次側電流I3b及びI3cの極性は図1の矢印の 向きをそれぞれ正とする。図16に示されているように、 期間T0~T1では一次巻線3aに印加される電圧V3が実質的 に一定な値Vinを維持している。それ故、電流I3に含ま れる励磁電流は実質上直線的に増加する。従って、励磁 電流及び一次側換算電流はいずれも実質上直線的に増加 するので、一次巻線3aの電流I3は実質上直線的に増加す

【0045】時刻T1にスイッチング制御回路7がスイッチング信号G1をHからLへと変化させて第一スイッチ素子11Sをオフする。すると、一次巻線3aの漏れインダクタンスと、第一コンデンサ11C及び第二コンデンサ12Cと、が共振し、第一コンデンサ11Cが充電すると同時に第二コンデンサ12Cが放電する。これにより、第一スイッチ

素子11Sの両端の電圧V11が0から増加すると共に、第二スイッチ素子12Sの両端の電圧V12が最大値Vinから減少する。第一スイッチ素子11Sの両端の電圧V11が最大値Vinへ達すると同時に、第二スイッチ素子12Sの両端の電圧V12が0に達する。すると、第二ダイオード12Dがオンする。その直後の時刻T2にスイッチング制御回路7がスイッチング信号G2をLからHへと変化させて第二スイッチ素子12Sをオンする。このようにして、第二スイッチ素子12Sのオンに対して Z V S が行われる。

【0046】時刻T2以後しばらくは、第二ダイオード12 D又は第二スイッチ素子12S、及び、既にオンしている第四スイッチ素子14Dを通して、一次巻線3aが短絡される。この時、一次巻線3aに印加される電圧V3が実質的に0であるので、平滑用インダクタ5には実質上定電圧(-Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、一次巻線3aを流れる電流I3に含まれる一次側換算電流が電流I5同様に直線的に減少する。一方、一次巻線3aに印加される電圧V3が実質的に0であるので、一次巻線3aを流れる電流I3に含まれる局磁電流が実質的に一定に維持される。以上の結果、一次巻線3aを流れる電流I3は直線的に減少する

【0047】時刻T3にスイッチング制御回路7がスイッチング信号G4をHからLへと変化させて第四スイッチ素子14Sをオフする。すると、一次巻線3aの漏れインダクタンスと、第三コンデンサ13C及び第四コンデンサ14Cと、が共振し、第四コンデンサ14Cが充電すると同時に第三コンデンサ13Cが放電する。これにより、第四スイッチ素子14Sの両端の電圧V14が0から増加すると共に、第三スイッチ素子13Sの両端の電圧V13が最大値Vinから減少する。第四スイッチ素子14Sの両端の電圧V14が最大値Vinへ達すると同時に、第三スイッチ素子13Sの両端の電圧V13が0に達する。すると、第三ダイオード13Dがオンする。その直後の時刻T4に、スイッチング制御回路7がスイッチング信号G3をLからHへと変化させて第三スイッチ素子13Sをオンする。このようにして、第三スイッチ素子13Sのオンに対してZVSが行われる。

【0048】第三スイッチ素子13Sがオンすると、第三スイッチ素子13S、及び、既にオンした第二スイッチ素子12Sを通して、一次巻線3aに電圧(-Vin)が印加される。すると、一次巻線3aを流れる電流I3の向きが急激に反転する。一方、第一の二次巻線3bには実質的な起電力(-Vin/n)が、第二の二次巻線3cには実質的な起電力Vin/nがそれぞれ発生する。それ故、第二整流用ダイオード4cがオンして平滑用インダクタ5に実質上定電圧(Vin/n-Vout)が印加される。すると、平滑用インダクタ5を流れる電流I5は直線的に増加する。その結果、一次巻線3aを時刻T3以前とは逆向きに流れる電流I3は直線的に増加する。

50 【 0 0 4 9 】 時刻T5にスイッチング制御回路7がスイッ

チング信号G3をHからLへと変化させて第三スイッチ素子13Sをオフする。すると、一次巻線3aの漏れインダクタンスと、第三コンデンサ13C及び第四コンデンサ14Cと、が共振し、第三コンデンサ13Cが充電すると同時に第四コンデンサ14Cが放電する。これにより、第三スイッチ素子13Sの両端の電圧V13が0から増加すると共に、第四スイッチ素子14Sの両端の電圧V14が最大値Vinから減少する。第三スイッチ素子13Sの両端の電圧V13が最大値Vinへ達すると同時に、第四スイッチ素子14Sの両端の電圧V13が最大値Vinへ達すると同時に、第四スイッチ素子14Sの両端の電圧V14が0に達する。すると、第四ダイオード14Dがオンする。その直後の時刻T6に、スイッチング制御回路7がスイッチング信号G4をLからHへと変化させて第四スイッチ素子14Sをオンする。このようにして、第四スイッチ素子14Sのオンに対して 2 V S が行われる。

【0050】時刻T6以後しばらくは、第四ダイオード14 D又は第四スイッチ素子148、及び、既にオンしている第二スイッチ素子12Dを通して、一次巻線3aが短絡される。この時、一次巻線3aに印加される電圧V3が実質的に0であるので、平滑用インダクタ5には実質上定電圧(一Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、一次巻線3aを流れる電流I5は直線的に減少し、その結果、一次巻線3aを流れる電流I3に含まれる一次側換算電流が電流I5同様に直線的に減少する。一方、一次巻線3aを流れる電流I3に含まれる励磁電流が実質的に一定に維持されている。従って、一次巻線3aを流れる電流I3は直線的に減少する。

【0051】時刻T7にスイッチング制御回路7がスイッチング信号G2をHからLへと変化させて第二スイッチ素子12Sをオフする。すると、一次巻線3aの漏れインダクタンスと、第一コンデンサ11C及び第二コンデンサ12Cと、が共振し、第二コンデンサ12Cが充電すると同時に第一コンデンサ11Cが放電する。これにより、第二スイッチ素子12Sの両端の電圧V12が0から増加すると共に、第一スイッチ素子11Sの両端の電圧V11が最大値Vinから減少する。第二スイッチ素子12Sの両端の電圧V12が最大値Vinへ達すると同時に、第一スイッチ素子11Sの両端の電圧V11が0に達する。すると、第一ダイオード11Dがオンす*

(Vin/n-Vout) ×Ton=Vout×Toff

【0056】従って、出力電圧Voutは入力電圧Vinと次 40%【0057】 式(2)のように関係する。 ※

[0055]

【0058】式(2)が示すように、第一スイッチ素子11Sと第三スイッチ素子13Sとのオン・オフの時比率 δ を制御することにより、出力電圧Voutが実質上一定値に安定に維持される。更に、スイッチ素子11S、12S、13S、及び、14Sはいずれも上記のようにZVSによりオンするので、スイッチング損失が小さい。

【0059】カレントトランス9の一次巻線9aを流れる 入力電流19は、第二スイッチ部12を流れる電流112及び * る。その直後の時刻T8に、スイッチング制御回路7がスイッチング信号G1をLからHへと変化させて第一スイッチ素子11Sをオンする。このようにして、第一スイッチ素子11Sのオンに対してZVSが行われる。

【0052】第一スイッチ素子11Sがオンすると、第一スイッチ素子11S、及び、既にオンした第四スイッチ素子14Sを通して、一次巻線3aにVinが印加される。すると、一次巻線3aを流れる電流I3の向きが再び急激に反転する。こうして、時刻T0の時の状態が再現されて、以上10 述べたような動作が繰り返される。

【0053】各スイッチ素子がオンからオフ又はオフからオンへと切り替わる過渡期間、すなわち、 $T1\sim T2$ 、 $T3\sim T4$ 、 $T5\sim T6$ 、及び、 $T7\sim T8$ をデッドタイムという。デッドタイムの長さは、各スイッチ素子が安定にオン又はオフしている期間である $T0\sim T1$ 、 $T2\sim T3$ 、 $T4\sim T5$ 、及び、 $T6\sim T7$ の時間に比べて一般に十分短い。実施例1では、前者が数 μ sec程度であるのに対して、後者が数十~数百 π nsec程度である。そこで、デッドタイムを無視する近似を行うと、以下のようにして入力電圧 π linと出力電圧 π linと出力電圧 π linと出力電圧 π linと可以係が求まる。

【0054】第一スイッチ素子11Sがオンしている期間 (オン期間)T0~T1の時間と、第三スイッチ素子13Sのオ ン期間T4~T5の時間とがいずれもTonであるとする。そ れぞれのオン期間では上記のように平滑用インダクタ5 に電圧(Vin/n-Vout)が印加されるので、平滑用インダ クタ5に蓄えられる磁束が(Vin/n-Vout)×Tonだけ増加 する。一方、第一スイッチ素子11Sのオフから第三スイ ッチ素子13Sのオンまでの期間T1~T4の時間と、第三ス イッチ素子13Sのオフから第一スイッチ素子11Sのオンま での期間T5~T8の時間とがいずれもToffであるとする。 それぞれの期間では上記のように平滑用インダクタ5に 電圧(-Vout)が印加されるので、平滑用インダクタ5に 蓄えられる磁束がVout×Toffだけ減少する。従って、平 滑用インダクタ5の磁束の増加分と減少分とが釣り合う ための条件、すなわち、平滑用インダクタ5のリセット 条件が次式(1)のように表される。

第四スイッチ部14を流れる電流I14の和に等しい。従って、入力電流I9は図16に示されているように変化する。このように変化するので、遅延回路8はカレントトラン

ス9により入力電流19の大きさを測定できる。

【0060】 [軽負荷時の動作] 実施例1のスイッチング電源装置は軽負荷時には以下のように動作する。軽負荷時においても重負荷時と同様に、入力電圧Vin及び出力電圧Voutはそれぞれ実質上一定に維持されている。図

(1)

2は、軽負荷時において実施例1の回路の各部分に生じる電圧又は電流のパルス波形である。図2と図16とにおいて同じ符号で表されている電圧又は電流は、それぞれ実施例1の回路における同じ部分のものであるので、その説明は実施例1のものを援用する。

23

【0061】図16に示されている重負荷時と比べ、図2に示されている軽負荷時では平滑用インダクタ5に流れる電流15の大きさ、従って、トランス3の一次巻線3aに流れる電流13の大きさ、及び、カレントトランス9の一次巻線9aを流れる入力電流19の大きさがいずれも小さい。遅延回路8は、入力電流19の平均的大きさが所定の関値より小さいことを検出して、スイッチング制御回路7から入力したスイッチング信号G1及びG3を、後述のように設定された遅延時間だけ遅延させる。実施例1では上記の関値が、好ましくは、重負荷時における入力電流19の平均的大きさに対して約20%程度に設定されている。

【0062】スイッチング信号G1及びG3が重負荷時より所定の遅延時間だけ遅れて第一スイッチ素子11S及び第三スイッチ素子13Sへ出力される。従って、図2と図16とを比べれば明らかなように、期間T3~T4の時間及び期間T7~T8の時間がそれぞれ重負荷時より長い。以下、期間T3~T4に実施例1のスイッチング電源装置が行う動作を、重負荷時と軽負荷時とを対比しつつ説明する。期間T7~T8における動作は対称的であるので、以下の説明から容易に理解できるであろう。その他の期間における動作は重負荷時と同様である。従って、期間T3~T4以外の期間における動作の説明は省略する。

【0063】時刻T3直前では第二スイッチ部12及び第四スイッチ部14が導通していて一次巻線3aを短絡している。一次巻線3aを流れる電流I3は接続点P1から接続点Q1へ向かって流れていて、一次巻線3aに印加される電圧V3は実質的に0である。それ故、トランス3の二次巻線3b及び3cには一次側からの起電力が実質的に発生していない。この時、第一の二次側電流I3bが二次巻線3bを第一整流用ダイオード4bの順方向に流れていると同時に、第二の二次側電流I3cが二次巻線3cを第二整流用ダイオード4cの順方向に流れている。

【0064】トランス3の二次巻線3b及び3cの両自己インダクタンスは実質的に互いに等しく、かつ、それらの間の相互インダクタンスは自己インダクタンスに比べて十分に無視できる。それ故、二次側電流I3b及びI3cが同時に流れている状態では、二次側電流I3b及びI3cの時間的変化は殆ど互いに相殺し、平滑用インダクタ5を流れる電流I5は時刻T3以後の変化に比べて十分緩やかに減少する。従って、トランス3の励磁インダクタンスに蓄えられた磁気エネルギーは実質的に変化せず、一次側の動作に対しては一次巻線3aの漏れインダクタンスに蓄えられた磁気エネルギーだけが寄与する。

【0065】時刻T3に第四スイッチ素子14Sがオフする

と、一次巻線3aの漏れインダクタンスと、第三コンデンサ13C及び第四コンデンサ14Cと、が共振し、第四コンデンサ14Cが充電すると同時に第三コンデンサ13Cが放電する。これにより、第四スイッチ素子14Sの両端の電圧V14が0から増加すると共に、第三スイッチ素子13Sの両端の電圧V13が最大値Vinから減少する。従って、一次巻線3aに印加される電圧V3が負の向きに増大する。すると、一次側からの起電力が二次巻線3b及び3cに発生し、第一の二次巻線3bでは第一の二次側電流I3bを減らすように、一方、第二の二次巻線3cでは第二の二次側電流I3cを増やすように、それぞれ作用する。

【0066】 [(A) 重負荷時における期間T3~T4の動作] 図3は、重負荷時、時刻T3近傍においてトランス3の一次巻線3aに印加される電圧V3、及び、一次巻線3aを流れる電流I3のパルス波形を拡大した図である。図3の内、図(a)がそのパルス波形に対応し、図(b)は、図(a)中に示されている主な期間でのトランス3の二次側電流I3b及びI3cを矢印で模式的に示した図である。重負荷時では、平滑用インダクタ5を流れる電流I5が十分大きい、すなわち、第一の二次側電流I3bが十分大きい。それ故、図3(b)に示されているように、第一の二次側電流I3bが第一の二次巻線3bを、第二の二次側電流I3cが第二の二次巻線3cを、それぞれ同時に流れている状態で、図16に示されているように、第三スイッチ素子13Sの両端の電圧V13が0に達し得る。

【0067】図3(a)に示されている時刻T31は、第三スイッチ素子13Sの両端の電圧V13が0に達する時刻である。期間T3~T31では一次巻線3aの漏れインダクタンスL1が第三コンデンサ13C及び第四コンデンサ14Cとの共振30に寄与する。その共振により、図3(a)に示されているように、一次巻線3aを流れる電流I3は実質上正弦波的に減少する。この実質上の正弦波の周期、すなわち、共振周期は、一次巻線3aの漏れインダクタンスL1と第三コンデンサ13C及び第四コンデンサ14Cの合成電気容量との積のルートに比例する。

【0068】時刻T31以後は第三ダイオード13D(図1)がオンしているので、第三スイッチ素子13Sの両端の電圧V13が0のまま維持される(図16)。従って、一次巻線3aを流れる電流I3が0になり流れの向きを反転させる直前の時刻T32までに第三スイッチ素子13Sをオンすれば、第三スイッチ素子13Sのオンに対してZVSが実現できる。本明細書では、期間T31~T32に時刻T4が設定されるように期間T3~T4のデッドタイムが設定されることを、「デッドタイムがZVS条件を満たす」という。

【0069】期間T3~T31の時間は、第三スイッチ素子13Sの両端の電圧V13が0に達するように第三コンデンサ13C及び第四コンデンサ14Cから移動させるべき電荷量、すなわち、図3(a)の斜線部の面積で決まる。時刻T31以後一次巻線3aの電圧V3が一定値(-Vin)に保たれるので一次巻線3aの電流I3は直線的に減少する。この直線的減少

の傾きは、二次側電流I3b及びI3cが同時に流れている 間、一次巻線3aの漏れインダクタンスL1に反比例する。 更に、一次巻線3aを流れる電流I3の変化の傾きは時刻T3 1の前後で実質的に等しい。従って、期間T3~T31におけ る共振の実質的な共振周期の1/4は期間T3~T31の時間 より長く、期間T3~T32の時間より短い。それ故、デッ ドタイムを上記の共振周期の1/4に設定すれば Z V S 条 件が満たされる。

【0070】時刻T3以後、第一の二次巻線3bを流れる第 ーの二次側電流I3bは減少し続ける。重負荷時では時刻T 3での第一の二次側電流I3bが十分大きいので、第一の二 次側電流I3bが0になり第一整流用ダイオード4bがオフす る時刻T4bは、図3(a)に示されているように時刻T31より 後である。時刻T4bに達すると、図3(b)に示されている ように、第一の二次側電流I3bが0となり、第二の二次側 電流I3cだけが第二の二次巻線3cを流れるようになる。 すると、平滑用インダクタ5を流れる電流I5が実質的に 変化し始める。平滑用インダクタ5のインダクタンスは 好ましくは、一次巻線3aの自己インダクタンス、第二の 二次巻線3cの自己インダクタンス、及び、それらの間の 相互インダクタンスより十分に大きい。それ故、平滑用 インダクタ5に蓄えられた磁気エネルギーの変化に伴っ て、トランス3に蓄えられた磁気エネルギーが大きく変 化し始める。従って、一次巻線3aの自己インダクタンス L全体が一次側の動作へ寄与し始める。一次巻線3aの電 圧V3は一定値(-Vin)に保たれているので、一次巻線3a の電流I3は一次巻線3aの自己インダクタンスLに反比例 する傾きで直線的に減少し、又は、向きを反転させた後 ではその大きさを増大させていく。

【0071】 [(B) 軽負荷時における期間T3~T4の動 作] 負荷電流の時間平均的大きさが小さくなってくる と、時刻T3での第一の二次側電流I3bの大きさが小さく なってくるので、第一の二次側電流I3bが0になり第一整 流用ダイオード4bがオフする時刻T4bは時刻T3に近づい てくる。更に、時刻T3での一次巻線3aを流れる電流I3の 大きさも小さくなってくる。一方、第三スイッチ素子13 Sの両端の電圧V13が0に達するように第三コンデンサ13C 及び第四コンデンサ14Cから移動させるべき電荷量、す なわち、図3(a)の斜線部の面積は負荷電流の大きさに依 らず一定である。従って、期間T3~T31の時間は長くな ってくる。以上のことから、負荷電流の時間平均的大き さが小さくなってくると、やがて、時刻T4bは時刻T31と 実質的に一致するようになる。軽負荷時は、負荷電流の 時間平均的大きさがこの時の大きさ以下になっている状 態に相当する。

【0072】図4は、軽負荷時、時刻T3近傍においてト ランス3の一次巻線3aに印加される電圧V3、及び、一次 巻線3aを流れる電流I3のパルス波形を拡大した図であ る。図4の内、図(a)がそのパルス波形に対応し、図(b)

次側電流I3b及びI3cを矢印で模式的に示した図である。 図4(a)に示されているように、第三スイッチ素子13Sの 両端の電圧V13が0に達する時刻T31より、第一の二次側 電流I3bが0となり第一整流用ダイオード4bがオフする時 刻T4bが先になっている。

【0073】図4(b)に示されているように、期間T3~T4 bまでは二次巻線3b及び3cのいずれにも二次側電流I3b及 びI3cが流れている。その状態では、既に述べたよう に、一次側の動作に対しては一次巻線3aの漏れインダク 10 タンスL1だけが寄与する。従って、期間T3~T4bで一次 巻線3aを流れる電流I3は、一次巻線3aの漏れインダクタ ンスL1と、第三コンデンサ13C及び第四コンデンサ14Cと の共振により、実質上正弦波的に減少する。

【0074】時刻T4bに達すると第一の二次側電流I3bが 0になり、期間T4b~T31では、図4(b)に示されているよ うに、第二の二次側電流I3cだけが流れている。その状 態では一次巻線3aの自己インダクタンスLが一次側の動 作に対して寄与する。つまり、時刻T4b以後、一次巻線3 aを流れる電流I3は一次巻線3aの自己インダクタンスL と、第三コンデンサ13C及び第四コンデンサ14Cとの共振 により、実質上正弦波的に減少する。一般に、自己イン ダクタンスLは漏れインダクタンスL1に比べかなり大き い(すなわちL≫L1)ので、共振周期は時刻T4bでそれ以前 よりかなり大きくなる。この共振周期の増大に伴い、図 4(a)に示されているように、電流I3の減少が時刻T4b以 後その直前よりかなりなだらかになる。

【0075】時刻T31以後は第三ダイオード13D(図1)が オンし、第三スイッチ素子13Sの両端の電圧V13が0のま ま維持される。そして、時刻T32に一次巻線3aを流れる 電流13が0になり、その直後から流れの向きを反転させ る。従って、期間T31~T32に第三スイッチ素子13Sをオ ンすれば、第三スイッチ素子13Sのオンに対してZVS が実現できる。

【0076】図4(a)の斜線部の面積は、図3(a)同様、第 三スイッチ素子13Sの両端の電圧V13が0に達するように 第三コンデンサ13C及び第四コンデンサ14Cから移動させ るべき電荷量を表す。この電荷量は重負荷時と軽負荷時 とで実質的に等しいので、図3(a)の斜線部は図4(a)の斜 線部と実質的に等しい面積である。両斜線部を比較すれ ばわかるように、軽負荷時では時刻T3での電流I3の大き さが重負荷時に比べて小さいので、期間T3~T31の時間

【0077】時刻T31以後は重負荷時同様、電圧V3が一 定値(-Vin)に保たれるので、電流I3は直線的に減少す る。この直線的減少の傾きは一次巻線3aの自己インダク タンスLに反比例する。軽負荷時では、時刻T3での電流I 3の大きさが小さい。しかしその一方で、上記のように 共振周期が時刻T4bで大きくなり、時刻T3から電流I3が0 になるまでの時間が長くなる。それ故、期間T3~T4の時 は、図(a) 中に示されている主な期間でのトランス3の二 50 間、すなわち、デッドタイムを長くすると Z V S 条件が

満たされ得る。

【0078】 [(C) (B)の軽負荷時より負荷電流が更に 小さい時の期間T3~T4の動作] 図5は、上記の(B)の場合 よりも負荷電流が更に小さい時、時刻T3近傍においてト ランス3の一次巻線3aに印加される電圧V3、及び、一次 巻線3aを流れる電流I3のパルス波形を拡大した図であ る。図5の内、図(a)がそのパルス波形に対応し、図(b) は、図(a)中に示されている主な期間でのトランス3の二 次側電流I3b及びI3cを矢印で模式的に示した図である。 【0079】(B)の軽負荷時より負荷電流の時間平均的 大きさが更に小さくなってくると、時刻T3において、平 滑用インダクタ5を流れる電流I5が更に小さくなると共 に、一次巻線3aを流れる電流I3も更に小さくなる。一 方、第三コンデンサ13C及び第四コンデンサ14Cへ移動さ せるべき電荷量、すなわち、図4(a)又は5(a)の斜線部全 体の面積は一定である。従って、負荷電流の時間平均的 大きさが小さい程、第三コンデンサ13Cの両端の電圧が0 となる時刻T31は遅くなる。それに対して、第一整流用 ダイオード4bがオフする時刻T4bが時刻T31より先に到達 するようになると、期間T3~T4bの時間は一次巻線3aの 漏れインダクタンスL1だけによる共振の周期の実質上1 /4程度に止まるようになる。

【0080】以上述べたことから、負荷電流の時間平均 的大きさが十分小さくなると、図5(a)に示されているよ うに、一次巻線3aの自己インダクタンスLによる共振時 間(期間T4b~T31)は、漏れインダクタンスL1だけによ る共振時間 (期間T3~T4b) を十分無視できる程長くな る。この程度の軽負荷時では、期間T3~T4の時間、すな わち、デッドタイムを一次巻線3aの自己インダクタンス Lで決まる共振周期の1/4に設定すれば、ZVS条件が 満たされ得る。

【0081】一次巻線3aと第三コンデンサ13C及び第四 コンデンサ14Cとの共振周期は、一次巻線3aの自己イン ダクタンスLで決まるもの以上にはもはや実質上大きく ならない。それ故、更に軽負荷の度合いが進み、すなわ ち、時刻T3での一次巻線3aの電流I3が更に小さくなる と、時刻T31が時刻T32と一致するようになる。それ以上 軽負荷が進むと、ZVS条件を満たし得るデッドタイム は存在しなくなる。

【0082】図6は、(A)の重負荷時、(B)の軽負荷時、 (C)の軽負荷時のそれぞれにおける実施例1の動作に対 する上記の考察、及び、その動作に対する実験からの推 測により得られた、負荷電流の時間平均的大きさに対し てZVS条件を満たし得るデッドタイムの範囲の概略を 模式的に示す図である。負荷電流の大きさを示す図6の 横軸に沿って描かれた矢印Aの範囲が(A)の重負荷時に、 矢印Bの範囲が(B)の軽負荷時に、矢印Cの範囲が(C)の軽 負荷時にそれぞれ対応する。従って、デッドタイムを負 荷電流の大きさに合わせて図6が示す範囲に含まれるよ うに変化させれば、負荷電流の大きさに関わらずデッド 50 及び1bに接続される。ここで、直流電源からの入力電圧

タイムがZVS条件を満たすようにできる。

【0083】特に実施例1では、デッドタイムが、負荷 電流の時間平均的大きさが矢印Aの範囲及び矢印Cの範囲 にある場合、一次巻線3aの漏れインダクタンスL1で決ま る共振周期の1/4(図6のD1)、及び、その自己インダクタ ンスLで決まる共振周期の1/4(図6のD2)に、それぞれ等 しく設定されるとZVS条件を満たす。従って、図6に 示されているように、矢印Bの範囲に閾値Ithを定め、デ ッドタイムを、負荷電流が閾値Ithより実質的に大きい 10 場合D1に、負荷電流が閾値Ithより実質的に小さい場合D 2にそれぞれ設定する。すなわち、図6の破線で示されて いる折線D上にデッドタイムを設定する。

【0084】重負荷時にデッドタイムをD1に設定するこ とは、従来のスイッチング制御回路7(図1)で既に行われ ている。それ故、実施例1では従来の設定に加えて、負 荷電流が閾値Ithより実質的に小さい場合、遅延回路8の 遅延時間をD2−D1≒D2(何故なら、D2≫D1)に設定する。 負荷電流の時間平均的大きさは、カレントトランス9の 一次巻線9aを流れる入力電流I9の時間平均的大きさと相 関する。従って、入力電流I9に対する閾値I9thが、負荷 電流に対する上記の閾値Ithに対応して設定され得る。 入力電流I9が閾値I9thより実質的に小さければ、負荷電 流も閾値Ithより実質的に小さい。こうして、実施例1 では遅延回路8により、軽負荷時でも第三スイッチ素子1 3SのオンにおいてZVSを行い得るようにデッドタイム を設定できる。

【0085】図6のZVS条件を満たす範囲は負荷電流 に対する下限Iminを有する。下限Iminより小さい負荷電 流に対しては、ZVS条件を満たし得るデッドタイムが 存在しない。しかし、この場合でも上記のようにデッド タイムをD2に設定しておけば、従来のようにD1に設定し たままよりも、時刻T4(図2)で第三コンデンサ13C(図1) に残留する電荷量が少ない。従って、時刻T4でのスイッ チング損失が従来よりも少ない。

【0086】実施例1では図6に示されている折線Dのよ うに、負荷電流の大きさに対する閾値Ithを境に離散的 にデッドタイムを設定した。その他に、図6に示されて いる矢印Bの範囲でZVS条件を満たす範囲から外れな いように、デッドタイムを直線的あるいは曲線的に変化 40 させても良い。

【0087】《実施例2》以下本発明の実施例2につい て説明する。実施例2はハーフブリッジ型コンバータを 有するスイッチング電源装置において本発明を実施した ものである。

[実施例2の回路の構成] 図7は実施例2のスイッチン グ電源装置の回路を示す。ここで、実施例1(図1)と共 通の構成要素には同じ符号を付して、その説明は実施例 1のものを援用する。実施例1同様、直流電源又は交流 電源を整流して得られた実質的な直流電源が入力端子1a をVinとし、高電位側が第一入力端子1aに、低電位側が 第二入力端子1bに、それぞれ接続されるとする。

【0088】実施例2の回路は、二つのコンデンサ1C1 及び1C2、並びに、四つのスイッチ部21、22、23及び24 を有する。第一コンデンサ1C1及び第二コンデンサ1C2 は、接続点P2で互いに直列に接続されている。第一コン デンサ1C1の接続点P2とは逆側の端は第一入力端子la に、第二コンデンサ1C2の接続点P2とは逆側の端は第二 入力端子1bに、それぞれ接続されている。第一コンデン サ1C1及び第二コンデンサ1C2はいずれも十分に静電容量 が大きいので、後述の実施例2の駆動時において両端の 電圧が実質上変化しない。スイッチ部21、22、23及び24 それぞれは、実施例1のスイッチ部と同様、カソード端 とアノード端との間に並列に接続されたスイッチ素子、 ダイオード及びコンデンサを含む。四つのスイッチ部は 二つずつ直列に接続されて二つの対をなす。図7では、 第一スイッチ部21と第二スイッチ部22、第三スイッチ部 23と第四スイッチ部24、それぞれが直列に接続される。 第一スイッチ部21のアノード端21bと第二スイッチ部22 のカソード端22aとが接続点Q2へ接続される。第一スイ ッチ部21のカソード端21aは第一入力端子1aへ、第二ス イッチ部22のアノード端22bは第二入力端子1bへ、それ ぞれ接続される。第三スイッチ部23のカソード端23a が、第一コンデンサ1C1と第二コンデンサ1C2との接続点 P2へ接続される。第四スイッチ部24のカソード端24a が、第一スイッチ部21と第二スイッチ部22との接続点Q2 へ接続される。

【0089】スイッチ素子21S、22S、23S及び24Sは、好ましくはMOSFETから成る。その他にバイポーラトランジスタ又はIGBTであっても良い。ダイオード21 30 D、22D、23D及び24Dは好ましくは、スイッチ素子21S、2 2S、23S及び24Sの寄生ダイオードである。その他に、ダイオード21D、22D、23D及び24Dが各スイッチ素子に対して独立な素子であっても良い。四つの寄生コンデンサ21 C、22C、23C及び24Cは、スイッチ素子21S、22S、23S及び24Sに対して等価的に並列に接続された寄生コンデンサである。寄生コンデンサ21C、22C、23C及び24Cは各スイッチ素子自身の寄生コンデンサだけでなく、配線及び後述するトランス3の寄生コンデンサも等価的に含む。更に、寄生コンデンサ21C、22C、23C及び24Cは独立した 40素子としてのコンデンサを含んでいても良い。

【0090】接続点P2及びQ2の間にトランス3の一次巻線3aが接続される。トランス3の二次側の構造は実施例1と全く同様なので、その説明は実施例1のものを援用する。スイッチング制御回路7は、実施例1同様、出力端子2a及び2bへ出力電圧Voutを測定できるように、かつ、スイッチ素子21S、22S、23S及び24Sへスイッチング信号G1、G2、G3及びG4を出力できるように接続されている。実施例1同様、スイッチ素子がMOSFETであり、スイッチング制御回路7が、ゲート電位を変化させ

られるように各スイッチ素子のゲートに接続されるのが好ましい。以上のように接続されたスイッチング制御回路7は、一定のスイッチング周波数でスイッチング信号G1~G4を出力する。そして、出力電圧Voutが一定値に維持されるように、測定された出力電圧値に基づいてスイ

ッチ素子21S、22S、23S及び24Sのオン・オフの時比率を

制御する。

【0091】電流検出用抵抗29は第二コンデンサ1C2と 第二スイッチ部22のアノード端22bとの接続点T2、及 び、第二入力端子1bの間に直列に接続される。電流検出 用抵抗29の抵抗値は、その両端で入力電流I29が実質的 に同じ電流量と見なせる程度に十分小さい。入力電流I2 9の時間平均的大きさは負荷電流の平均的大きさと同様 に増減するので、入力電流I29の大きさを測定すれば負 荷電流の大きさを知ることができる。そこで、遅延回路 28は、電流検出用抵抗29の両端に接続され、その電圧を 測定し、測定された電圧の時間平均値を所定の閾値と比 較する。それにより、電流検出用抵抗29を流れる入力電 流129の大きさを所定の閾値と比較する。この閾値は、 負荷電流の実質的な大きさが後述の閾値Ithに一致する 時の入力電流129の時間平均値に実質的に等しく設定さ れる。この閾値との比較の結果、測定された入力電流I2 9の時間平均値がその閾値より実質的に低下した場合、 遅延回路28はスイッチング制御回路7からのスイッチン グ信号G1及びG2を後述の遅延時間だけ保持した後、第一 スイッチ素子21S及び第二スイッチ素子22Sへ出力する。 【0092】 [重負荷時の動作] 実施例2のスイッチン グ電源装置は重負荷時には以下のように動作する。図7 に示されているように、入力端子1a及び1b間に入力電圧 Vinが、出力端子2a及び2b間に出力電圧Voutがそれぞれ 印加されている。入力電圧Vin及び出力電圧Voutはそれ ぞれ実質上一定に維持されている。電圧VCは第一コンデ ンサ1C1と第二コンデンサ1C2との接続点P2の第二入力端 子1bに対する電圧である。その極性は図7に示されてい る矢印の向き、すなわち、第二入力端子1b側の端から接 続点P2側の端へ向かう向きを正として定義される。但 し、電流検出用抵抗29による電圧降下量は十分小さいの で無視する。更に、第一コンデンサ1C1及び第二コンデ ンサ1C2の静電容量は十分に大きいので、電圧VCは実質 上一定として良い。この時、電圧VCは入力電圧Vinより 小さい(VC<Vin)。

【0093】重負荷時においては、後述するように、入力電流129の平均的大きさが十分に大きい。その結果、遅延回路28はスイッチング信号G1及びG2を実質上遅延させない。図8は、重負荷時、実施例2の回路の各部分における電圧又は電流のパルス波形を示す図である。図8に示されているスイッチング信号G1、G2、G3、G4、電圧V3、電流13及び15はいずれも実施例1のもの(図2)と同様である。電圧V21、V22、V23及びV24はそれぞれスイッチ部21、22、23及び24に印加される電圧である。それぞ

20

40

31

れの極性は図7に示されている矢印の向き、すなわち、第二入力端子1b側の端に対する第一入力端子1a側の端の電位を正としてそれぞれ定義される。電流I21、I22及びI23はそれぞれスイッチ部21、22及び23を流れる電流である。その極性は図7に示されている矢印の向き、すなわち、第一入力端子1a側の端から第二入力端子1b側の端へ向かう向きを正として定義される。但し、電流I23は第四スイッチ部24を流れる電流に等しい。電流I29は電流検出用抵抗29を流れる電流、つまり、実施例2のスイッチング電源装置の入力電流である。その極性は図7に示されている矢印の向き、すなわち、第二コンデンサ1C2側の端から第二入力端子1b側の端へ向かう向きを正として定義される。

【OO94】時刻T0にスイッチング制御回路7がスイッ チング信号G2をLからHへと変化させて第二スイッチ素子 22Sをオンする。すると、第一コンデンサ1C1を充電し、 かつ、第二コンデンサ1C2を放電するように、トランス3 の一次巻線3aに電流I3が流れる。この時、第一の二次巻 線3bに実質的な起電力VC/nが、第二の二次巻線3cに実 質的な起電力(-VC/n)がそれぞれ発生する(実施例1同 様、一次巻線3a、第一の二次巻線3b及び第二の二次巻線 3cの巻数比をn:1:1とする)。ここで、入力電圧Vinは 出力電圧Voutより十分大きいのでVin/n>Voutが成り立 ち、更に、電圧値VCも十分大きいのでVC/n>Voutが成 り立つとする。すると、第一整流用ダイオード4b又は第 二整流用ダイオード4cにより平滑用インダクタ5に実質 的に定電圧(VC/n-Vout)が印加される。それ故、平滑 用インダクタ5を流れる電流I5は直線的に増加する。期 間TO~T1では一次巻線3aに印加される電圧V3が実質的に 一定な値VCを維持しているので、電流I3に含まれる励磁 電流は実質上直線的に増加する。一方実施例1同様、一 次側換算電流は実質上直線的に増加する。結局、一次巻 線3aの電流I3は実質上直線的に増加する。

【0095】時刻T1にスイッチング制御回路7がスイッ チング信号G2をHからLへと変化させて第二スイッチ素子 22Sをオフする。すると、一次巻線3aの漏れインダクタ ンスと、第一寄生コンデンサ21C、第二寄生コンデンサ2 2C及び第三寄生コンデンサ23Cと、が共振し、第二コン デンサ22Cが充電すると同時に、第一コンデンサ21C及び 第三寄生コンデンサ23Cが放電する。これにより、第二 スイッチ素子22Sの両端の電圧V22が0から増加すると共 に、第一スイッチ素子21Sの両端の電圧V21が最大値Vin から、かつ、第三スイッチ素子23Sの両端の電圧V23が最 大値VCからそれぞれ減少する。第二スイッチ素子22Sの 両端の電圧V22が電圧値VCへ達すると同時に、第一スイ ッチ素子21Sの両端の電圧V21が電圧値(Vin-VC)に、第 三スイッチ素子23Sの両端の電圧V23が0にそれぞれ達す る。すると、第三ダイオード23Dがオンする。その直後 の時刻T2にスイッチング制御回路7がスイッチング信号G る。このようにして、第三スイッチ素子23Sのオンに対して ZVSが行われる。

【0096】時刻T2以後しばらくは、第三ダイオード23 D又は第三スイッチ素子23S、及び、既にオンしている第4スイッチ素子24Sを通して、一次巻線3aが短絡される。この時、一次巻線3aに印加される電圧V3が実質的に0であるので、平滑用インダクタ5には実質上定電圧(-Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流15は直線的に減少し、その結果、一次巻線3aを流れる電流13に含まれる一次側換算電流が電流15同様に直線的に減少する。一方、一次巻線3aに印加される電圧V3が実質的に0であるので、一次巻線3aを流れる電流13に含まれる励磁電流が実質的に一定に維持される。以上の結果、一次巻線3aを流れる電流13は直線的に減少する

【0097】時刻T3にスイッチング制御回路7がスイッ チング信号G4をHからLへと変化させて第四スイッチ素子 24Sをオフする。すると、一次巻線3aの漏れインダクタ ンスと、第一寄生コンデンサ21C、第二寄生コンデンサ2 2C及び第四寄生コンデンサ24Cと、が共振し、第二寄生 コンデンサ22C及び第四寄生コンデンサ24Cが充電すると 同時に、第一寄生コンデンサ23Cが放電する。これによ り、第二スイッチ素子22Sの両端の電圧V22が電圧値VCか ら増加すると共に、第一スイッチ素子21Sの両端の電圧V 21が電圧値(Vin-VC)から、かつ、第四スイッチ素子24S の両端の電圧V24が0から、それぞれ減少する。第二スイ ッチ素子22Sの両端の電圧V22が最大値Vinに、かつ、第 四スイッチ素子24Sの両端の電圧V24が最小値(VC-Vin) (<0)にそれぞれ達すると同時に、第一スイッチ素子21S の両端の電圧V21が0に達する。すると、第一ダイオード 21Dがオンする。その直後の時刻T4に、スイッチング制 御回路7がスイッチング信号G1をLからHへと変化させて 第一スイッチ素子21Sをオンする。このようにして、第 ースイッチ素子21Sのオンに対してZVSが行われる。 【0098】第一スイッチ素子21Sがオンすると一次巻 線3aに電圧(VC-Vin)が印加される。すると、一次巻線3 aを流れる電流I3の向きが急激に反転する。一方、第一 の二次巻線3bには実質的な起電力(VC-Vin)/nが、第二 の二次巻線3cには実質的な起電力(Vin-VC)/nが、それ ぞれ発生する。それ故、第二整流用ダイオード4cがオン して平滑用インダクタ5に実質上定電圧((Vin-VC)/n-Vout)が印加される。すると、平滑用インダクタ5を流れ る電流I5は直線的に増加する。その結果、一次巻線3aを 時刻T3以前とは逆向きに流れる電流I3は直線的に増加す る。

ッチ素子21Sの両端の電圧V21が電圧値(Vin-VC)に、第 三スイッチ素子23Sの両端の電圧V23が0にそれぞれ達す る。すると、第三ダイオード23Dがオンする。その直後 の時刻T2にスイッチング制御回路7がスイッチング信号G 3をLからHへと変化させて第三スイッチ素子23Sをオンす 50 099】時刻T5にスイッチング制御回路7がスイッチ素子 21Sをオフする。すると、一次巻線3aの漏れインダクタ ンスと、第一寄生コンデンサ21C、第二寄生コンデンサ2 20及び第四コンデンサ24Cと、が共振し、第一寄生コン デンサ21Cが充電すると同時に、第二寄生コンデンサ22C 及び第四寄生コンデンサ24Cが放電する。これにより、第一スイッチ素子21Sの両端の電圧V21が0から、かつ、第四スイッチ素子24Sの両端の電圧V24が最小値(VC-Vin)からそれぞれ増加すると共に、第二スイッチ素子22Sの両端の電圧V22が最大値Vinから減少する。第一スイッチ素子21Sの両端の電圧V21が電圧値(Vin-VC)に、かつ、第二スイッチ素子22Sの両端の電圧V22が電圧値VCに達すると同時に、第四スイッチ素子24Sの両端の電圧V22が10に達する。すると、第四ダイオード24Dがオンする。その直後の時刻T6に、スイッチング制御回路7がスイッチング信号G4をLからHへと変化させて第四スイッチ素子24Sをオンする。このようにして、第四スイッチ素子24Sのオンに対して Z V S が行われる。

【0100】時刻T6以後しばらくは、第四ダイオード24 D又は第四スイッチ素子24S、及び、既にオンしている第三スイッチ素子23Dを通して、一次巻線3aが短絡される。この時、一次巻線3aに印加される電圧V3が実質的に0であるので、平滑用インダクタ5には実質上定電圧(-Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、一次巻線3aを流れる電流I5に含まれる一次側換算電流が電流I5同様に直線的に減少する。一方、一次巻線3aを流れる電流I3に含まれるので、一次巻線3aを流れる電流I3に含まれる励磁電流が実質的に一定に維持されている。従って、一次巻線3aを流れる電流I3は直線的に減少する。

【0101】時刻T7にスイッチング制御回路7がスイッ チング信号G3をHからLへと変化させて第三スイッチ素子 23Sをオフする。すると、一次巻線3aの漏れインダクタ ンスと、第一寄生コンデンサ21C、第二寄生コンデンサ2 2C及び第三寄生コンデンサ23Cと、が共振し、第一寄生 コンデンサ21C及び第三寄生コンデンサ23Cが充電すると 同時に、第二寄生コンデンサ22Cが放電する。これによ り、第一スイッチ素子21Sの両端の電圧V21が電圧値(Vin -VC)から、かつ、第三スイッチ素子23Sの両端の電圧V2 3が0からそれぞれ増加すると共に、第二スイッチ素子22 Sの両端の電圧V22が電圧値VCから減少する。第一スイッ チ素子21Sの両端の電圧V21が最大値Vinに、第三スイッ チ素子23Sの両端の電圧V23が電圧値VCにそれぞれ達する と同時に、第二スイッチ素子22Sの両端の電圧V22が0に 達する。すると、第二ダイオード22Dがオンする。その 直後の時刻T8に、スイッチング制御回路7がスイッチン グ信号G2をLからHへと変化させて第二スイッチ素子22S をオンする。このようにして、第二スイッチ素子22Sの オンに対して Z V S が行われる。第二スイッチ素子22S がオンすると一次巻線3aに電圧VCが印加される。する と、一次巻線3aを流れる電流I3の向きが再び急激に反転 する。こうして、時刻TOの時の状態が再現されて、以上 述べたような動作が繰り返される。

【0102】実施例2のデッドタイム、すなわち、期間 $T1\sim T2$ 、 $T3\sim T4$ 、 $T5\sim T6$ 、及び、 $T7\sim T8$ の時間は、各スイッチ素子が安定にオン又はオフしている期間 $T0\sim T1$ 、 $T2\sim T3$ 、 $T4\sim T5$ 、及び、 $T6\sim T7$ の時間に比べて一般に十分短い。実施例2では、前者が数 μ sec程度であるのに対して、後者が数十~数百nsec程度である。そこで、デッドタイムを無視する近似を行うと、以下のようにして入力電圧Vinと出力電圧Voutとの関係が求まる。

34

【0103】第二スイッチ素子22Sのオン期間T0~T1の 10 時間と、第一スイッチ素子21Sのオン期間T4~T5の時間 とがいずれもTonであるとする。上記のように平滑用イ ンダクタ5に印加される電圧は、オン期間T0~T1では(VC /n-Vout)、オン期間T4~T5では((Vin-VC)/n-Vout) である。従って、平滑用インダクタ5に蓄えられる磁束 が(Vin/n-Vout)×Tonだけ増加する。

【 0 1 0 4】一方、第二スイッチ素子22Sのオフから第 ースイッチ素子21Sのオンまでの期間T1~T4の時間と、 第一スイッチ素子21Sのオフから第二スイッチ素子22Sの オンまでの期間T5~T8の時間とがいずれもToffであると 20 する。それぞれの期間では上記のように平滑用インダク タ5に電圧(-Vout)が印加されるので、平滑用インダク タ5に蓄えられる磁束がVout×Toffだけ減少する。

【0105】従って、平滑用インダクタ5の磁束の増加分と減少分とが釣り合うための条件、すなわち、平滑用インダクタ5のリセット条件が実施例1の式(1)のように表される。従って、出力電圧Voutは入力電圧Vinと実施例1の式(2)のように関係する。つまり、実施例2では、第一スイッチ素子21Sと第二スイッチ素子22Sとのオン・オフの時比率δを制御することにより、出力電圧Voutが実質上一定値に安定に維持される。更に、スイッチ素子21S、22S、23S、及び、24Sはいずれも上記のように Z V S によりオンするので、スイッチング損失が小さしい

【0106】電流検出用抵抗29を流れる入力電流I29 は、第二スイッチ部22を流れる電流I22及び第二コンデンサ1C2から第二入力端子1b側へと流れる電流の和に等しい。従って、図8に示されているように、入力電流I29のパルス波形は変化する。

【0107】第三スイッチ部23及び第四スイッチ部24は上記のように各デッドタイムにおいて生じる共振に寄与し、電流又は電圧の変化をなだらかにする、いわゆるスナバとして動作する。特に、接続点Q2の電圧が電圧VCに一致するとトランス3の一次巻線3aを短絡し、第一コンデンサ1C1及び第二コンデンサ1C2等へ必要以上の電流が流れ込むのを防ぐ。それにより、サージ電流及びサージ電圧が発生しない。

【0108】 [軽負荷時の動作] 図9は、軽負荷時において実施例2の回路の各部分に生じる電圧又は電流のパルス波形である。図8と図9とにおいて同じ符号で表されている電圧又は電流は、それぞれ実施例2の回路におけ

る同じ部分のものであるので、その説明は実施例2のも のを援用する。図8に示されている重負荷時と比べ、図9 に示されている軽負荷時では平滑用インダクタ5に流れ る電流I5の大きさ、従って、トランス3の一次巻線3aに 流れる電流13の大きさ、及び、電流検出用抵抗29を流れ る入力電流I29の大きさがいずれも小さい。

【0109】遅延回路28は、入力電流I29のパルスの大 きさが所定の閾値より小さいことを検出して、スイッチ ング制御回路7から入力したスイッチング信号G1及びG2 を後述のように設定される遅延時間だけ遅延させる。実 10 に、それぞれ作用する。 施例2では上記の閾値が、好ましくは、重負荷時におけ る入力電流129のパルスの大きさに対して約20%程度に 設定されている。スイッチング信号G1及びG2が重負荷時 より所定の遅延時間だけ遅れて第一スイッチ素子21S及 び第二スイッチ素子22Sへ出力される。従って、図8と図 9とを比べれば明らかなように、期間T3~T4の時間及び 期間T7~T8の時間がそれぞれ重負荷時より長い。

【0110】重負荷時における実施例2のパルス波形 (図8)と実施例1のパルス波形(図16)とを、軽負荷時に おける実施例2のパルス波形(図9)と実施例1のパルス 波形(図2)とをそれぞれ比較すれば明らかなように、一 次巻線3aに印加される電圧V3及びそれを流れる電流I3と は実質的に同じパルス波形である。更に、実施例1及び 実施例2はトランス3の二次側において実質的に同じ構 成を有する。従って、軽負荷時にZVS条件を満たし得 る実施例2のデッドタイムが、以下に述べるように実施 例1と実質的に同様に設定され得る。

【0111】以下、期間T3~T4に実施例2のスイッチン グ電源装置が行う動作を、重負荷時と軽負荷時とを対比 しつつ説明する。期間T7~T8における動作は対称的であ るので、以下の説明から容易に理解できるであろう。そ の他の期間における動作は重負荷時と同様である。従っ て、期間T3~T4以外の期間における動作の説明は省略す る。

【0112】時刻T3直前では第三スイッチ部23及び第四 スイッチ部24が導通していて一次巻線3aを短絡してい る。つまり、一次巻線3aに印加される電圧V3は実質的に 0であるので、二次巻線3b及び3cには一次側からの起電 力が実質的に発生していない。この時、第一の二次側電 流I3bが二次巻線3bを第一整流用ダイオード4bの順方向 に流れていると同時に、第二の二次側電流I3cが二次巻 線3cを第二整流用ダイオード4cの順方向に流れている。 この状態では、実施例1の説明の中で述べたように、一 次側の動作に対しては一次巻線3aの漏れインダクタンス に蓄えられた磁気エネルギーだけが寄与する。

【0113】時刻T3に第四スイッチ素子24Sがオフする と、一次巻線3aの漏れインダクタンスと、第一寄生コン デンサ21C、第二寄生コンデンサ22C及び第四寄生コンデ ンサ24Cと、が共振し、第二寄生コンデンサ22C及び第四 寄生コンデンサ24Cが充電すると同時に、第一寄生コン

デンサ23Cが放電する。これにより、第二スイッチ素子2 2Sの両端の電圧V22が電圧値VCから増加すると共に、第 ースイッチ素子21Sの両端の電圧V21が電圧値(Vin-VC) から、かつ、第四スイッチ素子24Sの両端の電圧V24が0 から、それぞれ減少する。従って、一次巻線3aに印加さ れる電圧V3が負の向きに増大する。すると、一次側から の起電力が二次巻線3b及び3cに発生し、第一の二次巻線 3bでは第一の二次側電流I3bを減らすように、一方、第 二の二次巻線3cでは第二の二次側電流I3cを増やすよう

【O 1 1 4】 [(A) 重負荷時における期間T3~T4の動 作]時刻T3近傍における一次巻線3aの電圧V3及び電流I3 のパルス波形を拡大すると、重負荷時では図3(a)と実質 的に同じである。重負荷時では、平滑用インダクタ5を 流れる電流I5が十分大きい、すなわち、第一の二次側電 流I3bが十分大きい。それ故、図3(b)に示されているよ うに、第一の二次側電流I3bが第一の二次巻線3bを、第 二の二次側電流I3cが第二の二次巻線3cを、それぞれ同 時に流れている状態で、第一スイッチ素子21Sの両端の 電圧V21が0に達し得る。

【0115】時刻T3以後、第一スイッチ素子21Sの両端 の電圧V21が0に達する時刻T31まで、一次巻線3aの漏れ インダクタンスL1と、第一寄生コンデンサ21C、第二寄 生コンデンサ22C及び第四寄生コンデンサ24Cとの共振に より、図3(a)に示されているように、一次巻線3aを流れ る電流13は実質上正弦波的に減少する。この実質上の正 弦波の周期、すなわち、共振周期は、一次巻線3aの漏れ インダクタンスL1と、第一寄生コンデンサ21C、第二寄 生コンデンサ22C及び第四寄生コンデンサ24Cの合成静電 容量と、の積のルートに比例する。時刻T31以後は第一 ダイオード21Dがオンしているので、第一スイッチ素子2 1Sの両端の電圧V21が0のまま維持される。従って、一次 巻線3aを流れる電流I3が0になり流れの向きを反転させ る直前の時刻T32までに第一スイッチ素子21Sをオンすれ ば、第三スイッチ素子23Sのオンに対して Z V S が実現

【0116】期間T3~T31の時間は、第一スイッチ素子2 1Sの両端の電圧V21が0に達するように第一寄生コンデン サ21C、第二寄生コンデンサ22C及び第四寄生コンデンサ 24Cから移動させるべき電荷量、すなわち、図3(a)の斜 線部の面積で決まる。時刻T31以後電圧V3が一定値(-Vi n) に保たれるので、電流I3は直線的に減少する。この直 線的減少の傾きは、二次側電流I3b及びI3cが同時に流れ ている間、一次巻線3aの漏れインダクタンスL1に反比例 する。更に、電流I3の変化の傾きは時刻T31直前と時刻T 31直後とで実質的に等しい。従って、期間T3~T31にお ける共振の実質的な共振周期の1/4は期間T3~T31の時 間より長く、期間T3~T32の時間より短い。それ故、デ ッドタイムを上記の実質的な共振周期の1/4に設定すれ 50 ば、ZVS条件が満たされる。

【0117】時刻T3以後、第一の二次巻線3bを流れる第一の二次側電流I3bは減少し続ける。重負荷時では実施例1同様、第一の二次側電流I3bが0になり第一整流用ダイオード4bがオフする時刻T4bは、図3(a)に示されているように時刻T31より後である。時刻T4bに達すると、図3(b)に示されているように、第一の二次側電流I3bが0となり、第二の二次側電流I3cだけが第二の二次巻線3cを流れるようになるので、実施例1同様、一次巻線3aの電流I3は一次巻線3aの自己インダクタンスLに反比例する傾きで直線的に減少し、又は、向きを反転させた後では10その大きさを増大させていく。

【0118】 [(B) 軽負荷時における期間T3~T4の動作] 実施例1と同様に、負荷電流の時間平均的大きさが小さくなってくると、やがて、時刻T4bは時刻T31と実質的に一致するようになる。実施例2においても、軽負荷時は、負荷電流の時間平均的大きさがこの時の大きさ以下になっている状態に相当する。実施例1の(B)に対応する軽負荷時、時刻T3近傍においてトランス3の一次巻線3aに印加される電圧V3、及び、一次巻線3aを流れる電流I3のパルス波形を拡大すると、実施例1の図4(a)と実質的に同様である。実施例1の(B)に対応する軽負荷時では、第一スイッチ素子215の両端の電圧V21が0に達する時刻T31の前に、第一整流用ダイオード4bがオフする時刻T4b~達する。

【0119】図4(b)に示されているように、期間T3~T4bまでは二次巻線3b及び3cのいずれにも二次側電流I3b及びI3cが流れているので、一次側の動作に対しては一次巻線3aの漏れインダクタンスL1だけが寄与する。従って、期間T3~T4bで一次巻線3aを流れる電流I3は、一次巻線3aの漏れインダクタンスL1と、第一寄生コンデンサ21C、第二寄生コンデンサ22C及び第四寄生コンデンサ24Cとの共振により、実質上正弦波的に減少する。期間T4b~T31では、図4(b)に示されているように、第二の二次側電流I3cだけが流れているので、一次巻線3aの自己インダクタンスLが一次側の動作に対して寄与する。従って、実施例1同様、共振周期は時刻T4bでそれ以前よりかなり大きくなり、図4(a)に示されているように、電流I3の減少がかなりなだらかになる。

【0120】時刻T31以後は第一ダイオード21Dがオンし、第一スイッチ素子21Sの両端の電圧V21が0のまま維持される。更に、重負荷時同様、電圧V3が一定値(-Vin)に保たれるので、電流I3は一次巻線3aの自己インダクタンスLに反比例する傾きで直線的に減少する。時刻T32に一次巻線3aを流れる電流I3が0になり、その直後から流れの向きを反転させる。従って、期間T31~T32に第一スイッチ素子21Sをオンすれば、第一スイッチ素子21Sのオンに対してZVSが実現できる。実施例1同様、軽負荷時では時刻T3での電流I3の大きさが小さい一方、共振周期が時刻T4bで大きくなり、時刻T3から電流I3が0になるまでの時間が長くなる。それ故、期間T3~T4の時間、

すなわち、デッドタイムを長くするとZVS条件が満た され得る。

【0121】[(C) (B)の軽負荷時より負荷電流が更に 小さい時の期間T3~T4の動作] 実施例1の(C)に対応す る軽負荷時、時刻T3近傍においてトランス3の一次巻線3 aに印加される電圧V3、及び、一次巻線3aを流れる電流I 3のパルス波形を拡大すると、図5(a)と実質的に同じで ある。実施例1同様、(B)の軽負荷時より負荷電流の時 間平均的大きさが更に小さくなると、第三コンデンサ13 Cの両端の電圧が0となる時刻T31が遅くなる一方、期間T 3~T4bの時間が一次巻線3aの漏れインダクタンスL1だけ による共振の周期の実質上1/4程度に止まるようにな る。それ故、負荷電流の時間平均的大きさが十分小さく なると、図5(a)に示されているように、一次巻線3aの自 己インダクタンスLによる共振時間(期間T4b~T31) は、漏れインダクタンスL1だけによる共振時間(期間T3 ~T4b) を十分無視できる程長くなる。この程度の軽負 荷時では、期間T3~T4の時間、すなわち、デッドタイム を一次巻線3aの自己インダクタンスLで決まる共振周期 の1/4に設定すれば、ZVS条件が満たされ得る。

【0122】一次巻線3aと第一寄生コンデンサ21C、第二寄生コンデンサ22C及び第四寄生コンデンサ24Cとの共振周期は、実施例1同様、一次巻線3aの自己インダクタンスLで決まるもの以上には実質上大きくならない。それ故、更に軽負荷の度合いが進み、すなわち、時刻T3での電流I3の大きさが更に小さくなると、ZVS条件を満たし得るデッドタイムは存在しなくなる。

【0123】実施例2において、負荷電流の時間平均的大きさに対してZVS条件を満たし得るデッドタイムの範囲の概略は、実施例1同様図6のようになる。従って、デッドタイムを負荷電流の大きさに合わせて図6が示す範囲に含まれるように変化させれば、負荷電流の大きさに関わらず、常にデッドタイムがZVS条件を満たすようにできる。実施例2においても実施例1と同様に、矢印Bの範囲に閾値Ithを定め、負荷電流が閾値Ithより実質的に小さい場合図6のD2に、それぞれデッドタイムを設定する。すなわち、図6の破線で示されている折線D上にデッドタイムを設定する。

40 【0124】実施例1同様、重負荷時にデッドタイムを図6のD1に設定することは、従来のスイッチング制御回路7(図7)で既に行われている。実施例2では従来の設定に加えて、負荷電流が閾値Ithより実質的に小さい場合、遅延回路28の遅延時間をD2-D1≒D2(何故なら、D2≫D1)に設定する。負荷電流の時間平均的大きさは入力電流I29のパルスの大きさと相関するので、負荷電流に対する上記の閾値Ithに対応する入力電流I29に対する閾値I29thが設定され得る。閾値I29thより入力電流I29が実質的に小さければ、負荷電流も閾値Ithより実質的に小さいとわかる。こうして、実施例2では遅延回路28に

より、軽負荷時でも第一スイッチ素子21Sのオンにおいて ZVS を行い得るようにデッドタイムを設定できる。

【0125】図6のZVS条件を満たす範囲は負荷電流に対する下限Iminを有する。下限Iminより小さい負荷電流に対しては、ZVS条件を満たし得るデッドタイムが存在しない。しかし、この場合でも上記のようにデッドタイムをD2に設定しておけば、D1に設定したままよりも、時刻T4(図2)で第一コンデンサ21C(図7)に残留する電荷量が少ない。従って、時刻T4でのスイッチング損失が従来よりも少ない。

【0126】実施例2では図6に示す折線Dのように、負荷電流の大きさに対する閾値Ithを境に離散的にデッドタイムを設定した。その他に、図6に示されている矢印Bの範囲でZVS条件を満たす範囲から外れないように、デッドタイムを直線的あるいは曲線的に変化させても良い。

【0127】《実施例3》以下本発明の実施例3について説明する。実施例3は、補助巻線を含むハーフブリッジ型コンバータを有するスイッチング電源装置において本発明を実施したものである。図10は実施例3のスイッチング電源装置の回路を示す。ここで、実施例2(図7)と共通の構成要素には同じ符号を付して、その説明は実施例2のものを援用する。

【0128】実施例3ではトランス3が補助巻線3sを有する。補助巻線3sと一次巻線3aとの巻数比は1:1である。補助巻線3sに印加される電圧Vsは常に一次巻線3aに印加される電圧V3と実質的に等しい。実施例2とは異なり、第三スイッチ部33及び第四スイッチ部34が補助巻線3sへ並列に接続される。第三スイッチ部33及び第四スイッチ部34は、第一スイッチ部21及び第二スイッチ部22と同様、並列に接続されたスイッチ素子、ダイオード及びコンデンサを含む。第三スイッチ部33のアノード端33bと第四スイッチ部34のアノード端34bとが互いに接続される。第三スイッチ部33と第四スイッチ部34との接続点R3が第二入力端子1bへ接続される。

【0129】スイッチ素子33S及び34Sは好ましくはMOSFETから成る。その他に、バイポーラトランジスタ又はIGBTであっても良い。第三ダイオード33D及び第四ダイオード34Dは互いにアノードを接続点R3へ接続される。ダイオード33D及び34Dはスイッチ素子33S及び34Sは対して独立な素子であっても良い。スイッチ素子33S及び34SがMOSFETである場合、好ましくはダイオード33D及び34Dが各スイッチ素子の寄生ダイオードである。寄生コンデンサ33C及び34Cはスイッチ素子33S及び34Sに対して等価的に並列に接続された寄生コンデンサである。寄生コンデンサ33C及び34Cは各スイッチ素子自身の寄生コンデンサだけでなく、配線及び補助巻線3sの寄生コンデンサも等価的に含む。更に、寄生コンデンサ33C及び34Cは独立な素子としてのコンデンサを含んでいても良い。

40

【0130】出力電流検出用抵抗39は、第一の二次巻線3bと第二の二次巻線3cとの接続点R、及び、平滑用コンデンサ6の第二出力端子2bへ接続された方の端、との間に直列に接続されている。出力電流検出用抵抗39の抵抗値は、その両端で電流I5が実質的に同じ電流量と見なせる程度に十分小さい。遅延回路38は、出力電流検出用抵抗39の両端と接続され、それを流れる電流I5による電圧降下量を測定して所定の閾値と比較する。それにより、出力電流検出用抵抗39を流れる電流I5の大きさを所定の閾値と比較する。比較の結果、電流I5の大きさがその閾値と比較する。比較の結果、電流I5の大きさがその閾値より実質的に小さい場合、遅延回路38はスイッチング制御回路7からのスイッチング信号GI及びG2を実施例2と同様に設定された遅延時間だけ保持した後、第一スイッチ素子21S及び第二スイッチ素子22Sへ出力する。

【0131】図8及び図9に示されているように、実施例2の第三スイッチ素子23S及び第四スイッチ素子24Sと実質的に同じタイミングで、実施例3の第三スイッチ素子33S及び第四スイッチ素子34Sをそれぞれオンオフさせる。すると、上記のように一次巻線3aと補助巻線3sとそれぞれに印加される電圧が常に実質的に等しいので、実施例3の動作は実施例2と実質的に同一である。但し、期間T2~T3及びT6~T7において、実施例2では一次巻線3aが短絡されるのに対して、実施例2では補助巻線3sが短絡され、一次巻線3aには電流が実質上流れない。実施例3は実施例2と実質的に同じ動作をするので、軽負荷時において実施例2と同様にデッドタイムを長くすれば、第一スイッチ素子21S及び第二スイッチ素子22Sのオンに対してZVSを実現できる。

【0132】実施例3では第三スイッチ素子33Sと第四スイッチ素子34Sとの接続点R3が第二入力端子1bに接続されるので、その電位が常に一定である。従って、スイッチング制御回路7から第三スイッチ素子23S及び第四スイッチ素子24Sへ出力されるスイッチング信号G3及びG4の高電位(H)及び低電位(L)それぞれのレベルを一定に維持できる。

【0133】《実施例4》以下本発明の実施例4について説明する。実施例4はプッシュプル型コンバータを有するスイッチング電源装置において本発明を実施したものである。

[実施例4の回路の構成] 図11は実施例4のスイッチング電源装置の回路を示す。ここで、実施例3(図10)と共通の構成要素には同じ符号を付して、その説明は実施例3のものを援用する。実施例3同様、直流電源又は交流電源を整流して得られた実質的な直流電源が入力端子1a及び1bに接続される。ここで、直流電源からの入力電圧をVinとし、高電位側が第一入力端子1aに、低電位側が第二入力端子1bに、それぞれ接続される。

【0134】実施例4の回路は、トランス3の二つの一次巻線3a1及び3a2、並びに、四つのスイッチ部41、42、50 43及び44を有する。第一の一次巻線3a1及び第二の一次

巻線3a2は、接続点P4で互いに直列に接続されている。 接続点P4は第一入力端子1aに接続されている。一次巻線 3a1及び3a2、並びに、二次巻線3b及び3c、それぞれの巻 数比をn:n:1:1とする。スイッチ部41、42、43及び44 は、実施例3のスイッチ部と同様、並列に接続されたス イッチ素子、ダイオード及びコンデンサを含む。第一ス イッチ部41はカソード端41aを第一の一次巻線3a1の接続 点P4とは逆側の端、アノード端41bを第二入力端子1b へ、それぞれ接続される。第二スイッチ部42はカソード 端42aを第二の一次巻線3a2の接続点P4とは逆側の端へ、 アノード端42bを第二入力端子1bへ、それぞれ接続され る。第三スイッチ部43のアノード端43bと第四スイッチ 部44のアノード端44bとが接続される。第三スイッチ部4 3のカソード端43aが第一スイッチ部41と第一の一次巻線 3a1との間の接続点Q4へ、第四スイッチ部44のカソード 端44aが第二スイッチ部42と第二の一次巻線3a2との間の 接続点R4へ、それぞれ接続される。

【0135】スイッチ素子41S、42S、43S及び44Sは、好 ましくは、MOSFETから成る。その他に、バイポー ラトランジスタ又はIGBTであっても良い。ダイオー ド41D、42D、43D及び44Dは、好ましくは、スイッチ素子 41S、42S、43S及び44Sの寄生ダイオードである。その他 に、ダイオード41D、42D、43D及び44Dがスイッチ素子41 S、42S、43S及び44Sに対して独立な素子であっても良 い。四つの寄生コンデンサ41C、42C、43C及び44Cは、ス イッチ素子41S、42S、43S及び44Sに対して等価的に並列 に接続された寄生コンデンサである。寄生コンデンサ41 C、42C、43C及び44Cは各スイッチ素子自身の寄生コンデ ンサだけでなく、配線及び後述するトランス3の寄生コ ンデンサも等価的に含む。更に、寄生コンデンサ41C、4 2C、43C及び44Cは独立な素子としてのコンデンサを含ん でいても良い。スイッチング制御回路7及びトランス3の 二次側の構造は実施例3と同様であるので、その説明は 実施例3のものを援用する。

【0136】 [重負荷時における動作] 実施例4のスイ ッチング電源装置は重負荷時では以下のように動作す る。図11に示されているように、入力端子1a及び1b間に 入力電圧Vinが、出力端子2a及び2b間に出力電圧Voutが それぞれ印加されている。入力電圧Vin及び出力電圧Vou tはそれぞれ実質上一定に維持されている。

【0137】重負荷時においては、後述するように電流 15の平均的大きさが十分に大きい。その結果、遅延回路 38はスイッチング信号G1及びG2を実質上遅延させない。 図12は、重負荷時、実施例4の回路の各部分における電 圧又は電流のパルス波形を示す図である。図12に示され ているスイッチング信号G1、G2、G3、G4、電圧V3、電流 I3及びI5はいずれも実施例2のもの(図8)と同様であ る。電圧V41、V42、V43及びV44はそれぞれスイッチ部4 1、42、43及び44に印加される電圧である。それぞれの

入力端子1b側の端に対するトランス3側の端の電位を正 としてそれぞれ定義される。電流I41、I42、I43及びI44 はそれぞれスイッチ部41、42、43及び44を流れる電流で ある。その極性は図11に示されている矢印の向き、すな わち、トランス3側の端から第二入力端子1b側の端へ向 かう向きを正として定義される。電流V3alは第一の一次 巻線3a1に印加される電圧である。その極性は図11に示 されている矢印の向き、すなわち、第一スイッチ部41側 の端の接続点P4に対する電位を正として定義される。電 流V3a2は第二の一次巻線3a2に印加される電圧である。 その極性は図11に示されている矢印の向き、すなわち、 接続点P4の第二スイッチ部42側の端に対する電位を正と して定義される。但し、一次巻線3a1及び3a2の巻数が実 質的に等しいので、電圧V3a2は電圧V3a1と実質的に等し い。電流I3a1は第一の一次巻線3a1を流れる電流であ る。その極性は図11に示されている矢印の向き、すなわ ち、第一スイッチ部41側の端から接続点P4へ向かう向き を正として定義される。電流I3a2は第二の一次巻線3a2 を流れる電流である。その極性は図11に示されている矢 印の向き、すなわち、接続点P4から第二スイッチ部42側 の端へ向かう向きを正として定義される。

【0138】時刻T0にスイッチング制御回路7がスイッ チング信号G2をLからHへと変化させて第二スイッチ素子 42Sをオンする。すると、第二の一次巻線3a2に印加され る電圧V3a2は実質的にVinに等しく、電流I3a2が第一入 力端子1aから第二入力端子1bへ向かう向きに流れる。こ の時、第一の二次巻線3bに実質的な起電力Vin/nが、第 二の二次巻線3cに実質的な起電力(-Vin/n)がそれぞれ 発生する。ここで、入力電圧Vinは出力電圧Voutより十 分大きいのでVin/n>Voutが成り立つ。第一整流用ダイ オード4b又は第二整流用ダイオード4cにより平滑用イン ダクタ5に実質的に定電圧(Vin/n-Vout)が印加され る。それ故、平滑用インダクタ5を流れる電流I5は直線 的に増加する。一方、第一の一次巻線3a1に発生する起 電力は実質的にVinに等しく、第一寄生コンデンサ41Cの 両端の電圧V41、及び、第三寄生コンデンサ43Cの両端の 電圧V43は実質的に2Vinに等しい。それ故、第一の一次 巻線3a1を流れる電流I3a1は実質的に0である。

【O139】期間TO~T1では第二の一次巻線3a2に印加 される電圧V3a2が実質的に一定な値Vinを維持している ので、電流I3a2に含まれる励磁電流は実質上直線的に増 加する。一方実施例2同様、一次側換算電流は実質上直 線的に増加する。結局、第二の一次巻線3a2の電流I3a2 は実質上直線的に増加する。

【0140】時刻T1にスイッチング制御回路7がスイッ チング信号G2をHからLへと変化させて第二スイッチ素子 42Sをオフする。すると、一次巻線3a1及び3a2の漏れイ ンダクタンスと、第一寄生コンデンサ41C、第二寄生コ ンデンサ42C及び第三寄生コンデンサ43Cと、が共振し、 極性は図11に示されている矢印の向き、すなわち、第二 50 第二寄生コンデンサ42Cが充電すると同時に、第一寄生

コンデンサ41C及び第三寄生コンデンサ43Cが放電する。これにより、第二寄生コンデンサ42Cの両端の電圧V42が0から増加し、第一寄生コンデンサ41Cの両端の電圧V41 及び第三寄生コンデンサ43Cの両端の電圧V43が最大値2Vinからそれぞれ減少する。第一寄生コンデンサ41Cの両端の電圧V41及び第二寄生コンデンサ42Cの両端の電圧V42が電圧値Vinへ達すると同時に、第三寄生コンデンサ43Cの両端の電圧V43が0に達する。すると、第三ダイオード43Dがオンする。その直後の時刻T2にスイッチング制御回路7がスイッチング信号G3をLからHへと変化させて第三スイッチ素子43Sをオンする。このようにして、第三スイッチ素子43Sのオンに対して Z V S が行われる。

【0141】時刻T2以後しばらくは、第三ダイオード43 D又は第三スイッチ素子43S、及び、既にオンしている第4スイッチ素子44Sを通して、一次巻線3a1及び3a2が短絡される。この時、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2がいずれも実質的に0であるので、平滑用インダクタ5には実質上定電圧(-Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、一次巻線3a1及び3a2を流れる電約に減少する。一方、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2が実質的に0であるので、一次巻線3a1及び3a2を流れる電流I3a1及びI3a2に含まれる励磁電流が実質的に一定に維持される。以上の結果、一次巻線3a1及び3a2を流れる電流I3a1及びI3a2の大きさは直線的に減少する。

【0142】時刻T3にスイッチング制御回路7がスイッ チング信号G4をHからLへと変化させて第四スイッチ素子 44Sをオフする。すると、一次巻線3a1及び3a2の漏れイ ンダクタンスと、第一寄生コンデンサ41C、第二寄生コ ンデンサ42C及び第四寄生コンデンサ44Cと、が共振し、 第二寄生コンデンサ42C及び第四寄生コンデンサ44Cが充 電すると同時に、第一寄生コンデンサ43Cが放電する。 これにより、第二寄生コンデンサ42Cの両端の電圧V42が 電圧値Vinから増加し、第一寄生コンデンサ41Cの両端の 電圧V41が電圧値Vinから、かつ、第四寄生コンデンサ44 Cの両端の電圧V44が0からそれぞれ減少する。第二寄生 コンデンサ42Cの両端の電圧V42が最大値2Vinに、かつ、 第四寄生コンデンサ44Cの両端の電圧V44が最小値(-2Vi 40 n)に達すると同時に、第一寄生コンデンサ41Cの両端の 電圧V41が0に達する。すると、第一ダイオード41Dがオ ンする。その直後の時刻T4にスイッチング制御回路7が スイッチング信号G1をLからHへと変化させて第一スイッ チ素子41Sをオンする。このようにして、第一スイッチ 素子41Sのオンに対してZVSが行われる。

【0143】第一スイッチ素子41Sがオンすると第一の一次巻線3a1に電圧(-Vin)が印加される。すると、第一の一次巻線3a1を流れる電流I3a1の向きが急激に反転する。一方、第二の一次巻線3a2に発生する起電力が実質

的に (-Vin)であり、第二の一次巻線3a2に印加される電 圧V3a2=Vinと実質的に等しい。その結果、第二の一次 巻線3a2に流れる電流I3a2が急激に0になる。この時、第 一の二次巻線3bには実質的な起電力(-Vin)/nが、第二 の二次巻線3cには実質的な起電力Vin/nがそれぞれ発生 する。それ故、第二整流用ダイオード4cがオンして平滑 用インダクタ5に実質上定電圧(Vin/n-Vout)が印加さ れる。すると、平滑用インダクタ5を流れる電流I5は直 線的に増加する。その結果、第一の一次巻線3a1を流れ 5電流I3a1は直線的に増加する。

【0144】時刻T5にスイッチング制御回路7がスイッ チング信号G1をHからLへと変化させて第一スイッチ素子 41Sをオフする。すると、一次巻線3a1及び3a2の漏れイ ンダクタンスと、第一寄生コンデンサ41C、第二寄生コ ンデンサ42C及び第四寄生コンデンサ44Cと、が共振し、 第一寄生コンデンサ41Cが充電すると同時に、第二寄生 コンデンサ42C及び第四寄生コンデンサ44Cが放電する。 これにより、第一スイッチ素子41Sの両端の電圧V41が0 から、かつ、第四スイッチ素子44Sの両端の電圧V44が最 小値(-2Vin)からそれぞれ増加し、第二寄生コンデンサ 42Cの両端の電圧V42が最大値2Vinから減少する。第一寄 生コンデンサ41Cの両端の電圧V41及び第二寄生コンデン サ42Cの両端の電圧V42が電圧値Vinに達すると同時に、 第四スイッチ素子44Sの両端の電圧V44が0に達する。す ると、第四ダイオード44Dがオンする。その直後の時刻T 6に、スイッチング制御回路7がスイッチング信号G4をL からHへと変化させて第四スイッチ素子44Sをオンする。 このようにして、第四スイッチ素子44Sのオンに対して ZVSが行われる。

【0145】時刻T6以後しばらくは、第四ダイオード44 D又は第四スイッチ素子44S、及び、既にオンしている第三スイッチ素子43Dを通して、一次巻線3a1及び3a2が短絡される。この時、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2が実質的に0であるので、平滑用インダクタ5には実質上定電圧(一Vout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、電流I3a1及びI3a2に含まれる一次側換算電流が電流I5同様に直線的に減少する。一方、電圧V3a1及びV3a2が実質的に0であるので、電流I3a1及びI3a2に含まれる励磁電流が実質的に一定に維持されている。従って、電流I3a1及びI3a2は直線的に減少する。

【0146】時刻T7にスイッチング制御回路7がスイッチング信号G3をHからLへと変化させて第三スイッチ素子43Sをオフする。すると、一次巻線3a1及び3a2の漏れインダクタンスと、第一寄生コンデンサ41C、第二寄生コンデンサ42C及び第三寄生コンデンサ43Cと、が共振し、第一寄生コンデンサ41C及び第三寄生コンデンサ43Cが充電すると同時に、第二寄生コンデンサ42Cが放電する。これにより、第一寄生コンデンサ41Cの両端の電圧V41が50電圧値Vinから、第三寄生コンデンサ43Cの両端の電圧V4

46

3が0からそれぞれ増加すると共に、第二スイッチ素子42 Sの両端の電圧V42が電圧値Vinから減少する。第一寄生コンデンサ41Cの両端の電圧V41及び第三寄生コンデンサ43Cの両端の電圧V43が電圧値2Vinに達すると同時に、第二スイッチ素子42Sの両端の電圧V42が0に達する。すると、第二ダイオード42Dがオンする。その直後の時刻T8に、スイッチング制御回路7がスイッチング信号G2をLからHへと変化させて第二スイッチ素子42Sをオンする。このようにして、第二スイッチ素子42Sのオンに対して Z V S が行われる。

【0147】第二スイッチ素子42Sがオンすると第二の一次巻線3a2に電圧Vinが印加される。すると、電流I3a2の向きが急激に反転する。一方、第二の一次巻線3a2に発生する起電力が実質的に(一Vin)であり、第二の一次巻線3a2に印加される電圧V3a2=Vinと実質的に等しい。その結果、第二の一次巻線3a2に流れる電流I3a2が急激に0になる。こうして、時刻T0の時の状態が再現され、以上述べたような動作が繰り返される。

【0148】実施例4のデッドタイム、すなわち、期間 T1~T2、T3~T4、T5~T6、及び、T7~T8の時間は、各スイッチ素子が安定にオン又はオフしている期間T0~T1、T2~T3、T4~T5、及び、T6~T7の時間に比べて一般に十分短い。実施例4では、前者が数 μ sec程度であるのに対して、後者が数十~数百nsec程度である。そこで、デッドタイムを無視する近似を行うと、実施例1と全く同様にして、入力電圧Vinと出力電圧Voutとの関係が実施例1の式(2)のように求まる。つまり、実施例4では、第一スイッチ素子41Sと第二スイッチ素子42Sとのオン・オフの時比率 δ を制御することにより、出力電圧Voutが実質上一定値に安定に維持される。更に、スイッチ素子41S、42S、43S、及び、44Sはいずれも上記のように Δ V Sによりオンするので、スイッチング損失が小さい。

【0149】実施例2同様、第三スイッチ部43及び第四スイッチ部44は上記のように各デッドタイムにおいて生じる共振に寄与し、電流又は電圧の変化をなだらかにし、いわゆるスナバとして動作する。特に、接続点Q4の電位が接続点R4の電位に一致すると一次巻線3a1及び3a2を短絡し、第一寄生コンデンサ41C及び第二寄生コンデンサ42C等へ必要以上の電流が流れ込むのを防ぐ。それにより、サージ電流及びサージ電圧が発生しない。

【0150】 [軽負荷時の動作] 図13は、軽負荷時において実施例4の回路の各部分に生じる電圧又は電流のパルス波形である。図12と図13とにおいて同じ符号で表されている電圧又は電流は、それぞれ同じ部分のものである。図12に示されている重負荷時と比べ、図13に示されている軽負荷時では平滑用インダクタ5に流れる電流15の大きさ、従って、トランス3の一次巻線3a1及び3a2にそれぞれ流れる電流I3a1及びI3a2の大きさが小さい。遅延回路38は、電流I5の大きさが所定の閾値より小さいことを検出して、スイッチング制御回路7から入力したス

イッチング信号G1及びG2を、後述のように設定される遅延時間だけ遅延させる。実施例4では上記の閾値が、好ましくは、重負荷時における電流I5の大きさに対して約20%程度に設定されている。スイッチング信号G1及びG2が重負荷時より所定の遅延時間だけ遅れて第一スイッチ素子41S及び第二スイッチ素子42Sへ出力される。従って、図12と図13とを比べれば明らかなように、期間T3~T4の時間及び期間T7~T8の時間がそれぞれ重負荷時より長い。

【0151】実施例4のパルス波形(図12及び図13)と実 施例1及び実施例2とをそれぞれ比較する。すると、電 流の極性が逆であることを除いて、一次巻線3a1の電圧V 3a1及び電流I3a1は、実施例1及び実施例2の一次巻線3 aの電圧V3及び電流I3とそれぞれ実質的に同じパルス波 形である。更に、実施例1、実施例2、及び、実施例4 はいずれもトランス3の二次側において実質的に同じ構 成を有する。従って、軽負荷時にZVS条件を満たし得 るデッドタイムが、以下に述べるように実施例1及び実 施例2と実質的に同様に設定され得る。以下、期間T3~ T4に実施例4のスイッチング電源装置が行う動作を、重 負荷時と軽負荷時とを対比しつつ説明する。期間T7~T8 における動作は対称的であるので、以下の説明から容易 に理解できるであろう。その他の期間における動作は重 負荷時と同様である。従って、期間T3~T4以外の期間に おける動作の説明は省略する。

【0152】時刻T3直前では第三スイッチ部43及び第四スイッチ部44が導通していて一次巻線3a1及び3a2を短絡している。つまり、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2はいずれも実質的に0であるので、二次巻線3b及び3cには一次側からの起電力が実質的に発生していない。この時、第一の二次側電流I3bが二次巻線3bを第一整流用ダイオード4bの順方向に流れていると同時に、第二の二次側電流I3cが二次巻線3cを第二整流用ダイオード4cの順方向に流れている。この状態では、実施例1の説明の中で述べたように、一次側の動作に対しては一次巻線3aの漏れインダクタンスに蓄えられた磁気エネルギーだけが寄与する。

【0153】時刻T3に第四スイッチ素子44Sがオフすると、一次巻線3a1及び3a2の漏れインダクタンスと、第一40 寄生コンデンサ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ44Cと、が共振する。これにより、第二寄生コンデンサ42Cの両端の電圧V42が電圧値Vinから増加し、第一寄生コンデンサ41Cの両端の電圧V41が電圧値Vinから、かつ、第四寄生コンデンサ44Cの両端の電圧V44が0からそれぞれ減少する。従って、第一の一次巻線3a1に印加される電圧V3a1、及び、第二の一次巻線3a2に印加される電圧V3a2が、それぞれ等しく0から負の向きに増大する。すると、一次側からの起電力が二次巻線3b及び3cに発生し、第一の二次巻線3bでは第一の二次側電流50 I3bを減らすように、一方、第二の二次巻線3cでは第二

40

の二次側電流I3cを増やすように、それぞれ作用する。 【0154】 [(A) 重負荷時における期間T3~T4の動作] 時刻T3近傍における第一の一次巻線3a1の電圧V3a1及び電流I3a1のパルス波形を拡大すると、電流の極性が逆であることを除き、重負荷時では図3(a)と実質的に同じである。重負荷時では、実施例1及び実施例2と同様、二次側電流I3b及びI3cが共に流れている状態(図3(b))で、第一スイッチ素子41Sの両端の電圧V41が0に達し得る。

47

【0155】時刻T3以後、第一寄生コンデンサ41Cの両端の電圧V41が0に達する時刻T31まで、一次巻線3a1及び3a2の漏れインダクタンスと、第一寄生コンデンサ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ44Cとの共振により、電流I3a1は実質上正弦波的に減少する。この実質上の共振周期は一次巻線3a1の漏れインダクタンスと、第一寄生コンデンサ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ44Cの合成静電容量と、の積のルートに実質的に比例する。

【0156】時刻T31以後は第一ダイオード41Dがオンしているので、第一スイッチ素子41Sの両端の電圧V41が0のまま維持される。従って、電流I3a1が0になり流れの向きを反転させる直前の時刻T32までに第一スイッチ素子41Sをオンすれば、第三スイッチ素子43Sのオンに対してZVSが実現できる。

【0157】期間T3~T31の時間は、第一スイッチ素子4 1Sの両端の電圧V41が0に達するように第一寄生コンデン サ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ 44Cから移動させるべき電荷量、すなわち、図3(a)の斜 線部の面積で決まる。時刻T31以後電圧V3a1が一定値(-Vin)に保たれるので、電流I3a1は直線的に減少する。こ の時、二次巻線3b及び3cをそれぞれ二次側電流I3b及びI 3cが流れている一方、第二の一次巻線3a2には電流I3a2 が流れていないので、上記の直線的減少の傾きは第一の 一次巻線3alの漏れインダクタンスに実質的に反比例す る。更に、電流I3a1の変化の傾きは時刻T31直前と時刻T 31直後とで実質的に等しい。従って、期間T3~T31にお ける共振の実質的な共振周期の1/4は期間T3~T31の時 間より長く、期間T3~T32の時間より短い。それ故、デ ッドタイムを上記の実質的な共振周期の1/4に設定すれ ばZVS条件が満たされる。

【0158】 [(B) 軽負荷時における期間T3~T4の動作] 実施例1の(B)に対応する軽負荷時、時刻T3近傍において一次巻線3a1に印加される電圧V3a1、及び、一次巻線3a1を流れる電流I3a1のパルス波形を拡大すると、電流の極性が逆であることを除き、実施例1の図4(a)と実質的に同様である。実施例1の(B)に対応する軽負荷時では、第一スイッチ素子21Sの両端の電圧V21が0に達する時刻T31の前に、第一整流用ダイオード4bがオフする時刻T4bへ達する。

【0159】図4(b)に示されているように、期間T3~T4 50 1C、第二寄生コンデンサ42C及び第四寄生コンデンサ44C

bまでは二次巻線3b及び3cのいずれにも二次側電流I3b及びI3cが流れているので、一次側の動作に対しては一次巻線3a1の漏れインダクタンスL1だけが寄与する。従って、期間T3~T4bでは、図4(a)に示されているように、電流I3a1は一次巻線3a1の漏れインダクタンスL1と、第一寄生コンデンサ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ44Cとの共振により、実質上正弦波的に減少する。

【0160】期間T4b~T31では、図4(b)に示されているように、第二の二次側電流I3cだけが流れているので、一次巻線3a1の自己インダクタンスLが一次側の動作に対して寄与する。従って、実施例1同様、共振周期は時刻T4bでそれ以前よりかなり大きくなり、図4(a)に示されているように、電流I3a1の減少がかなりなだらかになる。

【0161】時刻T31以後は第一ダイオード41Dがオンし、第一スイッチ素子41Sの両端の電圧V41が0のまま維持される。更に、重負荷時同様、電圧V3a1が一定値(一Vin)に保たれるので、電流I3a1は一次巻線3a1の自己インダクタンスに反比例する傾きで直線的に減少する。時刻T32に電流I3a1が0になり、その直後から流れの向きを反転させる。従って、期間T31~T32に第一スイッチ素子41Sをオンすれば、第一スイッチ素子41Sのオンに対して2VSが実現できる。実施例1同様、軽負荷時では時刻T3での電流I3a1及びI3a2の大きさが小さい一方、共振周期が時刻T4bで大きくなり、時刻T3から電流I3a1及びI3a2が0になるまでの時間が長くなる。それ故、期間T3~T4の時間、すなわち、デッドタイムを長くするとZVS条件が満たされ得る。

【0162】 [(C) (B)の軽負荷時より負荷電流が更に小さい時の期間T3~T4の動作] 実施例1の(C)に対応する軽負荷時、時刻T3近傍において電圧V3a1及び電流I3a1のパルス波形を拡大すると、電流の極性が逆であることを除き、図5(a)と実質的に同じである。

【0163】実施例1同様、(B)の軽負荷時より負荷電流の時間平均的大きさが更に小さくなってくると、第三コンデンサ13Cの両端の電圧が0となる時刻T31は遅くなる一方、期間T3~T4bの時間が一次巻線3aの漏れインダクタンスL1だけによる共振の周期の実質上1/4程度に止まるようになる。従って、負荷電流の時間平均的大きさが十分小さくなると、図5(a)に示されているように、一次巻線3aの自己インダクタンスLによる共振時間(期間T4~T31)は、漏れインダクタンスL1だけによる共振時間(期間T3~T4b)を十分無視できる程長くなる。この程度の軽負荷時では、期間T3~T4の時間、すなわち、デッドタイムを一次巻線3aの自己インダクタンスLで決まる共振周期の1/4に設定すれば、ZVS条件が満たされ得る。

【0164】第一の一次巻線3a1と第一寄生コンデンサ41C、第二寄生コンデンサ42C及び第四寄生コンデンサ44C

- 50 F号を付して、その説明は実力

との共振周期は、実施例1同様、第一の一次巻線3a1の自己インダクタンスで決まるもの以上には実質上大きくならない。それ故、更に軽負荷の度合いが進み、すなわち、時刻T3での電流I3a1及び電流I3a2の大きさが更に小さくなると、ZVS条件を満たし得るデッドタイムは存在しなくなる。

【0165】実施例4において、負荷電流の時間平均的大きさに対してZVS条件を満たし得るデッドタイムの範囲の概略は、実施例1同様図6のようになる。従って、デッドタイムを負荷電流の大きさに合わせて図6が示す範囲に含まれるように変化させれば、負荷電流の大きさに関わらず、常にデッドタイムがZVS条件を満たすようにできる。

【0166】実施例4においても実施例1と同様に、矢 印Bの範囲に閾値Ithを定め、負荷電流が閾値Ithより実 質的に大きい場合図6のD1に、負荷電流が閾値Ithより実 質的に小さい場合図6のD2に、それぞれデッドタイムを 設定する。すなわち、図6の破線で示されている折線D上 にデッドタイムを設定する。実施例1同様、重負荷時に デッドタイムを図6のD1に設定することは従来のスイッ チング制御回路7(図11)で既に行われている。実施例4 では従来の設定に加えて、負荷電流が閾値Ithより実質 的に小さい場合、遅延回路38の遅延時間をD2-D1≒D2 (何故なら、D2≫D1)に設定する。負荷電流の時間平均的 大きさは電流I5の大きさと相関するので、負荷電流に対 する上記の閾値Ithに対応する電流I5に対する閾値が設 定され得る。その閾値より電流15が実質的に小さければ 負荷電流も閾値Ithより実質的に小さいとわかる。こう して、実施例4では遅延回路38により、軽負荷時でも第 ースイッチ素子41SのオンにおいてZVSを行い得るよ うにデッドタイムを設定できる。

【0167】図6のZVS条件を満たす範囲は負荷電流に対する下限Iminを有する。下限Iminより小さい負荷電流に対しては、ZVS条件を満たし得るデッドタイムが存在しない。しかし、この場合でも上記のようにデッドタイムをD2に設定しておけば、D1に設定したままよりも、時刻T4(図13)で第一寄生コンデンサ41C(図11)に残留する電荷量が少ない。従って、時刻T4でのスイッチング損失が従来よりも少ない。

【0168】実施例4では図6に示す折線Dのように、負 40 荷電流の大きさに対する閾値Ithを境に離散的にデッドタイムを設定した。その他に、図6に示されている矢印Bの範囲でZVS条件を満たす範囲から外れないように、デッドタイムを直線的あるいは曲線的に変化させても良い

【0169】《実施例5》以下本発明の実施例5について説明する。実施例5は、補助巻線を含むプッシュプル型コンバータを有するスイッチング電源装置において本発明を実施したものである。図14は実施例5のスイッチング電源装置の回路を示す。ここで、実施例4(図11)と 50

共通の構成要素には同じ符号を付して、その説明は実施 例4のものを援用する。

【0170】実施例5ではトランス3が補助巻線3tを有する。補助巻線3tと一次巻線3aとの巻数比は1:2である。補助巻線3tに印加される電圧Vtは第一の一次巻線3a1に印加される電圧V3a1の2倍と実質的に等しい。実施例4とは異なり、第三スイッチ部53及び第四スイッチ部54なが補助巻線3tへ並列に接続される。第三スイッチ部53及び第四スイッチ部54は、第一スイッチ部41及び第二スイッチ部42と同様、並列に接続されたスイッチ素子、ダイオード及びコンデンサを含む。スイッチ素子53S及び54Sは、好ましくは、MOSFETから成る。その他、バイポーラトランジスタ又はIGBTであっても良い。スイッチ素子53Sとび54Sは直列に接続される。第三スイッチ素子53Sと第四スイッチ素子54Sとの接続点R5が第二入力端子1bへ接続される。

【0171】第三ダイオード53D及び第四ダイオード54D は互いにアノードを接続点R5へ接続される。ダイオード53D及び54Dは、好ましくは、スイッチ素子53S及び54Sの寄生ダイオードである。その他に、ダイオード53D及び54Dがスイッチ素子53S及び54Sに対して独立な素子であっても良い。寄生コンデンサ53C及び54Cはスイッチ素子53S及び54Sに対して等価的に並列に接続された寄生コンデンサである。寄生コンデンサ53C及び54Cは各スイッチ素子自身の寄生コンデンサも等価的に含む。更に、寄生コンデンサ53C及び54Cが、独立な素子としてのコンデンサを含んでいても良い。

【0172】図12及び図13に示されているように、実施 30 例4の第三スイッチ素子43S及び第四スイッチ素子54Sと 実質的に同じタイミングで、実施例5の第三スイッチ素子53S及び第四スイッチ素子54Sをそれぞれオンオフさせる。すると、上記のように一次巻線3a1及び3a2と補助巻線3tとそれぞれに印加される電圧の比が常に実質的1:2 であるので、実施例5の動作は実施例4と実質的に同一である。但し、期間T2~T3及びT6~T7において、実施例4では一次巻線3a1及び3a2が短絡されるのに対して、実施例5では補助巻線3tが短絡され、一次巻線3a1及び3a2には電流が実質上流れない。実施例5は実施例4と実質 的に同じ動作をするので、軽負荷時において実施例4と同様にデッドタイムを長くすれば、第一スイッチ素子41 S及び第二スイッチ素子42Sのオンに対して2 V S を実現できる。

【0173】実施例5では第三スイッチ素子538と第四スイッチ素子548との接続点R5が第二入力端子1bに接続されるので、その電位が常に一定である。従って、スイッチング制御回路7から第三スイッチ素子538及び第四スイッチ素子548へ出力されるスイッチング信号G3及びG4の高電位(H)及び低電位(L)それぞれのレベルを一定に維持できる。

【0174】 [負荷電流検出手段が実際に電流を検出す る場所〕上記のいずれの実施例においても、それぞれの 回路各部を流れる電流の時間平均的大きさは負荷電流の 時間平均的大きさと相関するので、それぞれの遅延回路 が電流を検出する場所がそれぞれ記述された所に限られ るわけではない。以下に述べる実施例6から実施例19 までは、以上に述べた実施例1~実施例5のそれぞれに おいて、遅延回路が電流を検出する場所を置き換えたも のに相当する。もちろん、これらの実施例は電流を検出 する場所の例示に過ぎず、本発明がこれらの場所に限ら れるものではないことに注意すべきである。更に、負荷 電流検出手段として、実施例1のカレントトランス9を 用いる手段、又は、実施例2等の電流検出用抵抗によっ て電圧降下量を測定する手段の他に、電流が生み出す磁 場をホール素子等によって検出して電流を測定する手段 を用いても良い。検出場所を流れる電流の特徴に合わせ て、その電流の時間平均的大きさを精度良く測定できる 手段が選択されれば良い。例えば、検出されるべき電流 が一定の方向にしか流れない場合は電流検出用抵抗によ り、周期的に向きを反転させる場合はカレントトランス により、それぞれの検出対象の電流が測定できる。

【0175】《実施例6》図17は実施例6の回路を示す 図である。実施例6の構成は実施例1(図1)と比べて、 カレントトランス9の一次巻線9aを、第一のスイッチ部1 1と第二のスイッチ部12との接続点P1、及び、第二スイ ッチ部12のカソード端12aの間に直列に接続している点 を除き、全く同じである。このようにカレントトランス 9の接続位置を変えても、実施例6の動作は実施例1と 全く同様である。つまり、重負荷時には図16により、軽 負荷時には図2によりそれぞれ示される電流及び電圧 が、実施例6の各部に発生する。遅延回路8は、実施例 1では入力電流19を測定するのに対し、実施例6では第 ニスイッチ部12を流れる電流I12を測定する。図16及び 図2に示されているように、電流112と電流19とを比べる と、電流112の周波数は電流19の実質的に半分である が、個々のパルス波形は実質的に同じである。従って、 実施例1で設定されていた電流I9に対する閾値I9thの実 質的に半分の値に、実施例6の遅延回路8の閾値は設定 される。尚、図16及び図2に示されているように、電流I 9及び112はいずれも実質的に同じ向きにしか流れないの で、カレントトランス9による測定の他に、実施例2の ように電流検出用抵抗の電圧降下から電流I9又はI12を 測定しても良い。

【0176】《実施例7》図18は実施例7の回路を示す 図である。実施例7の構成は実施例1(図1)と比べて、 カレントトランス9の一次巻線9aを、第一のスイッチ部1 1と第二のスイッチ部12との接続点P1、及び、トランス3 の一次巻線3aの間に直列に接続している点を除き、全く 同じである。このようにカレントトランス9の接続位置 を変えても、実施例7の動作は実施例1と全く同様であ 50

る。つまり、重負荷時には図16により、軽負荷時には図2によりそれぞれ示される電流及び電圧が、実施例7の各部に発生する。遅延回路8は、実施例1では入力電流I9を測定するのに対し、実施例7ではトランス3の一次巻線3aを流れる電流I3を測定する。図16及び図2に示されているように、電流I3と電流I9とを比べると、電流I3は向きを周期的に反転させる。従って、実施例7ではカレントトランス9の二次巻線9bからの出力を整流した後にその時間平均的大きさを測定する。

【0177】《実施例8》図19は実施例8の回路を示す図である。実施例8は、実施例1(図1)の遅延回路8及びカレントトランス9を、実施例3(図10)の遅延回路38及び出力電流検出用抵抗39に置き換えたものである。その他の構成は実施例1と全く同じである。出力電流検出用抵抗39の抵抗は出力電流及び出力電圧Voutへの影響が無視できるほど小さいので、実施例8の動作は実施例1と全く同様である。つまり、重負荷時には図16により、軽負荷時には図2によりそれぞれ示される電流及び電圧が、実施例8の各部に発生する。実施例1、実施例6及び実施例7と比べると、実施例8では実質上出力電流を測定するので、軽負荷時かどうかの判断が確実にできるという利点と、電流の測定が出力に影響するおそれがあるという欠点とを有している。

【0178】《実施例9》図20は実施例9の回路を示す 図である。実施例9の構成は実施例2(図7)と、電流検 出用抵抗29の接続位置を除き、全く同じである。電流検 出用抵抗29は、第二の分圧用コンデンサ1C2と第二スイ ッチ部22のアノード端22bとの接続点T2、及び、第二ス イッチ部22のアノード端22b、の間に直列に接続されて いる。このように電流検出用抵抗29の接続位置を変えて も、実施例9の動作は実施例2と全く同様である。つま り、重負荷時には図8により、軽負荷時には図9によりそ れぞれ示される電流及び電圧が実施例9の各部に発生す る。遅延回路28は、実施例2では入力電流129を測定す るのに対し、実施例9では第二スイッチ部22を流れる電 流122を測定する。図8及び図9に示されているように、 電流122と電流129とを比べると、電流122の周波数は電 流129の実質的に半分であるが、個々のパルス波形は実 質的に同じである。従って、実施例2で設定されていた 電流I29に対する閾値I29thの実質的に半分の値に、実施 例9の遅延回路28の閾値は設定される。

【0179】《実施例10》図21は実施例10の回路を示す図である。実施例10は、実施例2(図7)の遅延回路28及び電流検出用抵抗29を実施例7(図18)の遅延回路8及びカレントトランス9と置き換えたものであり、その他の構成は実施例2と全く同じである。カレントトランス9の一次巻線9aは、第一の分圧用コンデンサ1C1と第二の分圧用コンデンサ1C2との接続点P2、及び、トランス3の一次巻線3aの間に直列に接続されている。このようにカレントトランス9を有していても、実施例10の

動作は実施例2と全く同様である。つまり、重負荷時に は図8により、軽負荷時には図9によりそれぞれ示される 電流及び電圧が、実施例10の各部に発生する。遅延回 路8は、実施例7同様トランス3の一次巻線3aを流れる電 流13を測定する。電流13は向きを周期的に反転させるの で、遅延回路8は、カレントトランス9の二次巻線9bから の出力を整流後、その時間平均的大きさを測定する。

【0180】《実施例11》図22は実施例11の回路を 示す図である。実施例11は、実施例2(図7)の遅延回 路28及び電流検出用抵抗29を実施例3 (図10) の遅延回 10 路38及び出力電流検出用抵抗39と置き換えたものであ り、その他の構成は実施例2と全く同じである。出力電 流検出用抵抗39は、第一の二次巻線3bと第二の二次巻線 3cとの接続点R、及び、平滑用コンデンサ6の第二出力端 子2bへ接続された方の端、の間に直列に接続されてい る。出力電流検出用抵抗39の抵抗は出力電流及び出力電 圧Voutへの影響が無視できるほど小さいので、実施例1 1の動作は実施例2と全く同様である。つまり、重負荷 時には図8により、軽負荷時には図9によりそれぞれ示さ れる電流及び電圧が、実施例11の各部に発生する。実 施例2、実施例9及び実施例10と比べると、実施例1 1では実質上出力電流を測定するので、軽負荷時かどう かの判断が確実にできるという利点と、電流の測定が出 力に影響するおそれがあるという欠点とを有している。 【0181】《実施例12》図23は実施例12の回路を

示す図である。実施例12は、実施例3(図10)の遅延回 路38及び出力電流検出用抵抗39を実施例2 (図7) の遅 延回路28及び電流検出用抵抗29と置き換えたものであ り、その他の構成は実施例3と全く同じである。電流検 出用抵抗29は、第二の分圧用コンデンサ1C2と第二スイ ッチ部22のアノード端22bとの接続点T2、及び、第二入 力端子1b近くにある接続点X、の間に直列に接続されて いる。ここで、接続点Xは、第三スイッチ部33と第四ス イッチ部34との接続点R3を第二入力端子1bへ接続してい る点である。電流検出用抵抗29の抵抗は入力電流及び入 力電圧Vinへの影響が無視できるほど小さいので、実施 例12の動作は実施例3と全く同様である。更に、電流 検出用抵抗29は、接続点Xより高電位側へ接続されてい るので、第三スイッチ素子33S及び第四スイッチ素子34S のゲート電位を変化させない。

【0182】《実施例13》図24は実施例13の回路を 示す図である。実施例13の構成は実施例12(図23)と 比べて、電流検出用抵抗29を第二の分圧用コンデンサ1C 2と第二スイッチ部22のアノード端22bとの接続点T2、及 び、第二スイッチ部22のアノード端22b、の間に直列に 接続している点を除き、全く同じである。このように電 流検出用抵抗29の接続位置を変えても、実施例13の動 作は実施例12と全く同様である。

【0183】《実施例14》図25は実施例14の回路を 示す図である。実施例14は、実施例12(図23)の遅延 50 回路28及び電流検出用抵抗29を実施例7 (図18) の遅延 回路8及びカレントトランス9と置き換えたものであり、 その他の構成は実施例12と全く同じである。カレント トランス9の一次巻線9aは、第一の分圧用コンデンサIC1 と第二の分圧用コンデンサ1C2との接続点P2、及び、ト ランス3の一次巻線3aの間に直列に接続されている。こ のようにカレントトランス9を有していても、実施例1 4の動作は実施例12と全く同様である。遅延回路8 は、実施例7同様、トランス3の一次巻線3aを流れる電 流13を測定する。電流13は向きを周期的に反転させるの で、遅延回路8は、カレントトランス9の二次巻線9bから の出力を整流後、その時間平均的大きさを測定する。

54

【0184】《実施例15》図26は実施例15の回路を 示す図である。実施例15は、実施例4(図11)の遅延回 路38及び出力電流検出用抵抗39を実施例2 (図7) の遅 延回路28及び電流検出用抵抗29と置き換えたものであ り、その他の構成は実施例4と全く同じである。電流検 出用抵抗29は、第一の一次巻線3a1と第二の一次巻線3a2 との接続点P4、及び、第一入力端子1a、の間に直列に接 続されている。電流検出用抵抗29の抵抗は入力電流及び 入力電圧Vinへの影響が無視できるほど小さいので、実 施例15の動作は実施例4と全く同様である。つまり、 重負荷時には図12により、軽負荷時には図13によりそれ ぞれ示される電流及び電圧が、実施例15の各部に発生

【0185】《実施例16》図27は実施例16の回路を 示す図である。実施例16の構成は、実施例15(図26) と比べて、電流検出用抵抗29を第一スイッチ部41のアノ ード端41bと第二出力端子1bとの接続点T3、及び、第二 スイッチ部42のアノード端42b、の間に直列に接続して いる点を除き、全く同じである。電流検出用抵抗29の抵 抗は第二のスイッチ部42の電流I42及び電圧V42への影響 が無視できるほど小さいので、実施例16の動作は実施 例15と全く同様である。

【0186】《実施例17》図28は実施例17の回路を 示す図である。実施例17は、実施例4(図11)の遅延回 路38及び電流検出用抵抗39を実施例1 (図1) の遅延回 路8及びカレントトランス9と置き換えたものであり、そ の他の構成は実施例4と全く同じである。カレントトラ ンス9の一次巻線9aは、第二スイッチ部42のカソード端4 2aと第四スイッチ部44のカソード端44aとの接続点R4、 及び、トランス3の第二の一次巻線3a2、の間に直列に接 続されている。このようにカレントトランス9を有して いても、実施例17の動作は実施例4と全く同様であ る。遅延回路8は、第二の一次巻線3a2を流れる電流I3a2 を測定する。電流I3a2は、図12及び図13に示されている ように、向きを周期的に反転させるので、遅延回路8 は、カレントトランス9の二次巻線9bからの出力を整流 後、その時間平均的大きさを測定する。

【0187】《実施例18》図29は実施例18の回路を

示す図である。実施例18は、実施例5(図14)の遅延回 路38及び出力電流検出用抵抗39を実施例15 (図26) の 遅延回路28及び電流検出用抵抗29と置き換えたものであ り、その他の構成は実施例5と全く同じである。電流検 出用抵抗29は、第一の一次巻線3a1と第二の一次巻線3a2 との接続点P4、及び、第一入力端子1a、の間に直列に接 続されている。電流検出用抵抗29の抵抗は入力電流及び 入力電圧Vinへの影響が無視できるほど小さいので、実 施例18の動作は実施例5と全く同様である。

【0188】《実施例19》図30は実施例19の回路を 示す図である。実施例19の構成は、実施例18(図29) と比べて、電流検出用抵抗29を第一スイッチ部41のアノ ード端41bと第二出力端子1bとの接続点T3、及び、第二 スイッチ部42のアノード端42b、の間に直列に接続して いる点を除き、全く同じである。電流検出用抵抗29の抵 抗は第二のスイッチ部42の電流(第二の一次巻線3a2の 電流と同じ) I3a2及び電圧V42への影響が無視できるほ ど小さいので、実施例19の動作は実施例18と全く同 様である。

【0189】以上の実施例では、スイッチング制御回路 20 がデッドタイムを図6のD1に設定していていた。そし て、遅延回路が、検出された電流が所定の閾値(I9th、 I29th等) より小さい場合、つまり、軽負荷時、スイッ チング制御回路から入力されたスイッチング信号を図6 のD2だけ遅らせて出力した。これにより、オンさせるべ きスイッチ素子のオンのタイミングを重負荷時より遅ら せて、デッドタイムをD1からD2へと長くしていた。その 他に、スイッチング制御回路がデッドタイムをD1+D2に 設定し、遅延回路が、検出された電流が上記の閾値より 大きい場合、つまり、重負荷時、スイッチング信号を遅 30 延時間D2だけ遅らせて出力しても良い。この場合、以上 の実施例とは異なり、遅延回路はオフさせるべきスイッ チ素子のオフのタイミングを軽負荷時よりD2だけ遅らせ て、デッドタイムをD1+D2からD1へと短くする。このよ うにしても、軽負荷時のデッドタイムが重負荷時より長 くできるので、上記の実施例と同様に、軽負荷時でのZ VSが実現できる。

【0190】以上の実施例において、各スイッチ部の寄 生コンデンサを充電及び放電させるエネルギーは、トラ ンス3の励磁インダクタンスと漏れインダクタンスとに 蓄えられたエネルギーに依存している。漏れインダクタ ンスが小さいので寄生コンデンサを充電及び放電させる エネルギーが不足する場合、トランス3の一次巻線又は 二次巻線に直列にインダクタンス素子を接続し、漏れイ ンダクタンスを所定の値まで増加させてもよい。

【0191】上記の実施例では第一整流用ダイオード4b 及び第二整流用ダイオード4cが通常のダイオードであ る。その他に、第一整流用ダイオード4b及び第二整流用 ダイオード4cがMOSFET等のスイッチ素子で構成さ れ、スイッチング信号G1~G4と同期して駆動されるため 50 り、図(b)は主な期間でのトランス3の二次側電流I3b及

の同期整流回路であっても良い。同期整流回路では通常 のダイオードに比べオンオフ時の電力損失が小さいの で、上記のようなデッドタイム中の動作において第一整 流用ダイオード4b及び第二整流用ダイオード4cのオンオ フによる電力損失が小さく抑えられる。

【0192】上記の実施例では、トランス3の二次側 で、二つの二次巻線3b及び3cと、二つの整流用ダイオー ド4b及び4cとで、いわゆるセンタータップ型の全波整流 回路を構成していた。しかし、本発明はこれに限られる わけではなく、一つの二次巻線と四つの整流用ダイオー ドとで、いわゆるブリッジ型の全波整流回路を構成して も良い。

[0193]

【発明の効果】以上述べたところから明らかなように、 本発明によれば、軽負荷時にスイッチ素子のオンに対し てZVSを実現できる。これにより、軽負荷時のスイッ チング損失を低減でき、特に、サージ電流及びサージ電 圧の発生がない。従って、本発明のスイッチング電源装 置は、従来より広い負荷範囲にわたって、特に、待機時 に相当する軽負荷時において、効率をより高く、電磁的 ノイズをより小さくできる。更に、軽負荷時のスイッチ ング損失の低減により従来より高いスイッチング周波数 で駆動できるので、従来より小型化が可能なスイッチン グ電源装置を実現できる。これらの本発明による効果 は、従来知られている絶縁型DC-DCコンバータ、例 えば、フルブリッジ型、ハーフブリッジ型、プッシュプ ル型、又は、それらに補助巻線を付加したもの等、を含 むスイッチング電源装置で実現できる。

【図面の簡単な説明】

40

【図1】本発明の実施例1のスイッチング電源装置の構 成を示す回路図である。

【図2】軽負荷時、実施例1のスイッチング電源装置の 各部分に発生する電圧及び電流のパルス波形図である。 【図3】実施例1のスイッチング電源装置において、重 負荷時、時刻T3近傍におけるトランス3の一次巻線3aの 電圧V3及び電流I3のパルス波形を拡大した図である。図 (a)がそのパルス波形図であり、図(b)は主な期間でのト ランス3の二次側電流I3b及びI3cを矢印で模式的に示し た図である。

【図4】実施例1のスイッチング電源装置において、軽 負荷時、時刻T3近傍におけるトランス3の一次巻線3aの 電圧V3及び電流I3のパルス波形を拡大した図である。図 (a)がそのパルス波形図であり、図(b)は主な期間でのト ランス3の二次側電流I3b及びI3cを矢印で模式的に示し た図である。

【図5】実施例1のスイッチング電源装置において、図4 よりも軽負荷の度合いが進んだ時、時刻T3近傍における トランス3の一次巻線3aの電圧V3及び電流I3のパルス波 形を拡大した図である。図(a)がそのパルス波形図であ

びI3cを矢印で模式的に示した図である。

【図6】実施例1のスイッチング電源装置において、負荷電流の時間平均的大きさに対してZVS条件を満たし得るデッドタイムの範囲を模式的に示す図である。

57

【図7】本発明の実施例2のスイッチング電源装置の構成を示す回路図である。

【図8】重負荷時、実施例2のスイッチング電源装置の各部分に発生する電圧及び電流のパルス波形図である。

【図9】軽負荷時、実施例2のスイッチング電源装置の 各部分に発生する電圧及び電流のパルス波形図である。

【図10】本発明の実施例3のスイッチング電源装置の構成を示す回路図である。

【図11】本発明の実施例4のスイッチング電源装置の構成を示す回路図である。

【図12】重負荷時、実施例4のスイッチング電源装置の 各部分に発生する電圧及び電流のパルス波形図である。

【図13】軽負荷時、実施例4のスイッチング電源装置の 各部分に発生する電圧及び電流のパルス波形図である。

【図14】本発明の実施例5のスイッチング電源装置の構成を示す回路図である。

【図15】従来例のスイッチング電源装置の構成を示す回路図である。

【図16】重負荷時、従来例及び実施例1のスイッチング 電源装置の各部分に発生する電圧及び電流のパルス波形 図である。

【図17】本発明の実施例6のスイッチング電源装置の構成を示す回路図である。

【図18】本発明の実施例7のスイッチング電源装置の構成を示す回路図である。

【図19】本発明の実施例8のスイッチング電源装置の構 30成を示す回路図である。

【図20】本発明の実施例9のスイッチング電源装置の構成を示す回路図である。

【図21】本発明の実施例10のスイッチング電源装置の*

*構成を示す回路図である。

【図22】本発明の実施例11のスイッチング電源装置の 構成を示す回路図である。

58

【図23】本発明の実施例12のスイッチング電源装置の 構成を示す回路図である。

【図24】本発明の実施例13のスイッチング電源装置の 構成を示す回路図である。

【図25】本発明の実施例14のスイッチング電源装置の 構成を示す回路図である。

10 【図26】本発明の実施例15のスイッチング電源装置の構成を示す回路図である。

【図27】本発明の実施例16のスイッチング電源装置の 構成を示す回路図である。

【図28】本発明の実施例17のスイッチング電源装置の 構成を示す回路図である。


【図29】本発明の実施例18のスイッチング電源装置の 構成を示す回路図である。

【図30】本発明の実施例19のスイッチング電源装置の 構成を示す回路図である。


20 【符号の説明】


| la、1b | 入力端子 |
|-------|------------|
| 2a、2b | 出力端子 |
| 3 | トランス |
| 4a、4b | 整流用ダイオード |
| 5 | 平滑用インダクタ |
| 6 | 平滑用コンデンサ |
| 7 | スイッチング制御回路 |
| 8 | 遅延回路 |
| 9 | カレントトランス |
| 11 | 第一スイッチ部 |
| 12 | 第二スイッチ部 |
| 13 | 第三スイッチ部 |
| 14 | 第四スイッチ部 |

【図6】




[図1]







【図3】




[図4]





[図5]




[図7]









【図11】







【図14】




【図15】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




[図23]




[図24]




【図25】




【図26】




[図27]




[図28]



【図29】



【図30】



【手続補正書】

【提出日】平成13年6月12日(2001.6.1 2)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0040

【補正方法】変更

【補正内容】

【0040】遅延回路8は、カレントトランス9の二次巻

線9bに接続され、カレントトランス9の一次巻線9aを流れる入力電流I9の大きさを測定し、測定結果を所定の関値と比較する。具体的には、次のように遅延回路8は入力電流I9の大きさを所定の関値と比較する。入力電流I9は後述するように変化するので、カレントトランス9の二次巻線9bを流れる電流も同様に変化する。遅延回路8はカレントトランス9の二次巻線9bを流れる電流を、例えばローパスフィルタにより平滑する。それにより得ら

れたほぼ一定な電流の時間平均的な大きさが、例えばコンパレータにより所定の閾値と比較される。比較の結果、カレントトランス9の二次巻線9bを流れる電流の時間平均的大きさがその閾値より実質的に小さい場合、遅延回路8はスイッチング制御回路7からのスイッチング信号G1及びG3を後述の遅延時間だけ保持した後、第一スイッチ素子11S及び第三スイッチ素子13Sへ出力する。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 3

【補正方法】変更

【補正内容】

【0053】各スイッチ素子がオンからオフ又はオフからオンへと切り替わる過渡期間、すなわち、 $T1\sim T2$ 、 $T3\sim T4$ 、 $T5\sim T6$ 、及び、 $T7\sim T8$ をデッドタイムという。デッドタイムの長さは、各スイッチ素子が安定にオン又はオフしている期間である $T0\sim T1$ 、 $T2\sim T3$ 、 $T4\sim T5$ 、及び、 $T6\sim T7$ の時間に比べて一般に十分短い。実施例1では、62イッチ素子が安定にオン又はオフしている期間が数 μ sec程度であるのに対して、 π 2ドタイムが数十~数百 π 3を無視する近似を行うと、以下のようにして入力電圧 π 3に出力電圧 π 4の関係が求まる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正内容】

【0060】 [軽負荷時の動作] 実施例1のスイッチング電源装置は軽負荷時には以下のように動作する。軽負荷時においても重負荷時と同様に、入力電圧Vin及び出力電圧Voutはそれぞれ実質上一定に維持されている。図2は、軽負荷時において実施例1の回路の各部分に生じる電圧又は電流のパルス波形である。図2と図16とにおいて同じ符号で表されている電圧又は電流は、それぞれ実施例1の回路における同じ部分のものであるので、その説明は重負荷時のものを援用する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0091

【補正方法】変更

【補正内容】

【0091】電流検出用抵抗29は第二コンデンサ1C2と第二スイッチ部22のアノード端22bとの接続点T2、及び、第二入力端子1bの間に直列に接続される。電流検出用抵抗29の抵抗値は、その両端で<u>の入力電流I29による電圧降下が実質的に零と</u>見なせる程度に十分小さい。入力電流I29の時間平均的大きさは負荷電流の平均的大きさと同様に増減するので、入力電流I29の大きさを測定すれば負荷電流の大きさを知ることができる。そこで、

遅延回路28は、電流検出用抵抗29の両端に接続され、その電圧を測定し、測定された電圧の時間平均値を所定の関値と比較する。それにより、電流検出用抵抗29を流れる入力電流129の大きさを所定の関値と比較する。この関値は、負荷電流の実質的な大きさが後述の関値Ithに一致する時の入力電流129の時間平均値に実質的に等しく設定される。この関値との比較の結果、測定された入力電流129の時間平均値がその関値より実質的に低下した場合、遅延回路28はスイッチング制御回路7からのスイッチング信号GI及びG2を後述の遅延時間だけ保持した後、第一スイッチ素子21S及び第二スイッチ素子22Sへ出力する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0102

【補正方法】変更

【補正内容】

【0102】実施例2のデッドタイム、すなわち、期間 $T1\sim T2$ 、 $T3\sim T4$ 、 $T5\sim T6$ 、及び、 $T7\sim T8$ の時間は、各スイッチ素子が安定にオン又はオフしている期間 $T0\sim T1$ 、 $T2\sim T3$ 、 $T4\sim T5$ 、及び、 $T6\sim T7$ の時間に比べて一般に十分短い。実施例2では、400年度であるのに対して、対力している期間が数 μ 0年度であるのに対して、デッドタイムが数十~数百 π 0年度である。そこで、デッドタイムを無視する近似を行うと、以下のようにして入力電圧 π 1年 π 1年 π 1年 π 200日を開保が求まる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 1 0 3

【補正方法】変更

【補正内容】

【0103】第二スイッチ素子22Sのオン期間T0~T1の時間と、第一スイッチ素子21Sのオン期間T4~T5の時間とがいずれもTonであるとする。上記のように平滑用インダクタ5に印加される電圧は、オン期間T0~T1では(VC/n-Vout)、オン期間T4~T5では((Vin-VC)/n-Vout)である。従って、平滑用インダクタ5に蓄えられる磁束がオン期間T0~T1及びT4~T5に合わせて(Vin/n-2Vout)×Tonだけ増加する。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0104

【補正方法】変更

【補正内容】

【0104】一方、第二スイッチ素子22Sのオフから第一スイッチ素子21Sのオンまでの期間T1~T4の時間と、第一スイッチ素子21Sのオフから第二スイッチ素子22Sのオンまでの期間T5~T8の時間とがいずれもToffであるとする。それぞれの期間では上記のように平滑用インダクタ5に電圧(-Vout)が印加されるので、平滑用インダク

タ5に蓄えられる磁束が<u>期間T1~T4及びT5~T8に合わせて2Vout</u>×Toffだけ減少する。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 1 0 5

【補正方法】変更

【補正内容】

【0105】従って、平滑用インダクタ5の磁束の増加分と減少分とが釣り合うための条件、すなわち、平滑用インダクタ5のリセット条件が実施例1の式(1)で出力電圧Voutを2Voutに置き換えたもので表される。従って、出力電圧Voutは入力電圧Vinと実施例1の式(2)で入力電圧VinをVin/2で置き換えた関係を満たす。つまり、実施例2では、第一スイッチ素子21Sと第二スイッチ素子22Sとのオン・オフの時比率 δ を制御することにより、出力電圧Voutが実質上一定値に安定に維持される。更に、スイッチ素子21S、22S、23S、及び、24Sはいずれも上記のように Δ V Sによりオンするので、スイッチング損失が小さい。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0108

【補正方法】変更

【補正内容】

【0108】 [軽負荷時の動作] 図9は、軽負荷時において実施例2の回路の各部分に生じる電圧又は電流のパルス波形である。図8と図9とにおいて同じ符号で表されている電圧又は電流は、それぞれ実施例2の回路における同じ部分のものであるので、その説明は<u>重負荷時</u>のものを援用する。図8に示されている重負荷時と比べ、図9に示されている軽負荷時では平滑用インダクタ5に流れる電流15の大きさ、従って、トランス3の一次巻線3aに流れる電流13の大きさ、及び、電流検出用抵抗29を流れる入力電流129の大きさがいずれも小さい。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】 0 1 2 1

【補正方法】変更

【補正内容】

【0121】 [(C) (B)の軽負荷時より負荷電流が更に小さい時の期間T3~T4の動作]実施例1の(C)に対応する軽負荷時、時刻T3近傍においてトランス3の一次巻線3aに印加される電圧V3、及び、一次巻線3aを流れる電流I3のパルス波形を拡大すると、図5(a)と実質的に同じである。実施例1同様、(B)の軽負荷時より負荷電流の時間平均的大きさが更に小さくなると、第一寄生コンデンサ21Cの両端の電圧V21が0となる時刻T31が遅くなる一方、期間T3~T4bの時間が一次巻線3aの漏れインダクタンスL1だけによる共振の周期の実質上1/4程度に止まるようになる。それ故、負荷電流の時間平均的大きさが十

分小さくなると、図5(a)に示されているように、一次巻線3aの自己インダクタンスLによる共振時間(期間T4b~T31)は、漏れインダクタンスL1だけによる共振時間

(期間T3~T4b)を十分無視できる程長くなる。この程度の軽負荷時では、期間T3~T4の時間、すなわち、デッドタイムを一次巻線3aの自己インダクタンスLで決まる共振周期の1/4に設定すれば、ZVS条件が満たされ得る。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】 0 1 3 0

【補正方法】変更

【補正内容】

【0130】出力電流検出用抵抗39は、第一の二次巻線3bと第二の二次巻線3cとの接続点R、及び、平滑用コンデンサ6の第二出力端子2bへ接続された方の端、との間に直列に接続されている。出力電流検出用抵抗39の抵抗値は、その両端で<u>の電流15による電圧降下が実質的に零と</u>見なせる程度に十分小さい。遅延回路38は、出力電流検出用抵抗39の両端と接続され、それを流れる電流15による電圧降下量を測定して所定の閾値と比較する。それにより、出力電流検出用抵抗39を流れる電流15の大きさを所定の閾値と比較する。比較の結果、電流15の大きさを所定の閾値と比較する。比較の結果、電流15の大きさがその閾値より実質的に小さい場合、遅延回路38はスイッチング制御回路7からのスイッチング信号G1及びG2を実施例2と同様に設定された遅延時間だけ保持した後、第一スイッチ素子21S及び第二スイッチ素子22Sへ出力する。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】 0 1 4 1

【補正方法】変更

【補正内容】

【0141】時刻T2以後しばらくは、第三ダイオード43 D又は第三スイッチ素子43S、及び、既にオンしている第4スイッチ素子44Sを通して、一次巻線3a1及び3a2が短絡される。この時、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2がいずれも実質的に0であるので、平滑用インダクタ5には実質上定電圧(ーVout)だけが印加される。従って、平滑用インダクタ5を流れる電流I5は直線的に減少し、その結果、一次巻線3a1及び3a2を流れる電流I3a1及びI3a2に含まれる一次側換算電流が電流I5同様に直線的に減少する。一方、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2が実質的に0であるので、一次巻線3a1及び3a2を流れる電流I3a1及びI3a2に含まれる励磁電流が実質的に一定に維持される。以上の結果、一次巻線3a1及び3a2を流れる電流I3a1及びI3a2の大きさは直線的に減少する。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】 0 1 4 7

【補正方法】変更

【補正内容】

【0147】第二スイッチ素子42Sがオンすると第二の一次巻線3a2に電圧Vinが印加される。すると、電流I3a2の向きが急激に反転する。一方、第一の一次巻線3a1に発生する起電力が実質的にVinである。その結果、第一の一次巻線3a1に流れる電流I3a1が急激に0になる。こうして、時刻T0の時の状態が再現され、以上述べたような動作が繰り返される。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】 0 1 4 8

【補正方法】変更

【補正内容】

【0148】実施例4のデッドタイム、すなわち、期間 $T1\sim T2$ 、 $T3\sim T4$ 、 $T5\sim T6$ 、及び、 $T7\sim T8$ の時間は、各スイッチ素子が安定にオン又はオフしている期間 $T0\sim T1$ 、 $T2\sim T3$ 、 $T4\sim T5$ 、及び、 $T6\sim T7$ の時間に比べて一般に十分短い。実施例4では、<u>各スイッチ素子が安定にオン又はオフしている期間</u>が数 μ sec程度であるのに対して、デッドタイムが数十~数百nsec程度である。そこで、デッドタイムを無視する近似を行うと、実施例1と全く同様にして、入力電圧Vinと出力電圧Voutとの関係が実施例1の式(2)のように求まる。つまり、実施例4では、第一スイッチ素子41Sと第二スイッチ素子42Sとのオン・オフの時比率 δ を制御することにより、出力電圧Voutが実質上一定値に安定に維持される。更に、スイッチ素子41S、42S、43S、及び、44Sはいずれも上記のようにZV Sによりオンするので、スイッチング損失が小さい。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0152

【補正方法】変更

【補正内容】

【0152】時刻T3直前では第三スイッチ部43及び第四スイッチ部44が導通していて一次巻線3a1及び3a2を短絡している。つまり、一次巻線3a1及び3a2に印加される電圧V3a1及びV3a2はいずれも実質的に0であるので、二次巻線3b及び3cには一次側からの起電力が実質的に発生していない。この時、第一の二次側電流I3bが二次巻線3bを第一整流用ダイオード4bの順方向に流れていると同時に、第二の二次側電流I3cが二次巻線3cを第二整流用ダイオード4cの順方向に流れている。この状態では、実施例1の説明の中で述べたように、一次側の動作に対しては一次巻線3a1及び3a2の漏れインダクタンスに蓄えられた磁気エネルギーだけが寄与する。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0158

【補正方法】変更

【補正内容】

【0158】[(B) 軽負荷時における期間T3~T4の動作]実施例1の(B)に対応する軽負荷時、時刻T3近傍において一次巻線3a1に印加される電圧V3a1、及び、一次巻線3a1を流れる電流I3a1のパルス波形を拡大すると、電流の極性が逆であることを除き、実施例1の図4(a)と実質的に同様である。実施例1の(B)に対応する軽負荷時では、第一スイッチ素子41Sの両端の電圧V41が0に達する時刻T31の前に、第一整流用ダイオード4bがオフする時刻T4b~達する。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】 0 1 6 3

【補正方法】変更

【補正内容】

【0163】実施例1同様、(B)の軽負荷時より負荷電流の時間平均的大きさが更に小さくなってくると、<u>第一寄生コンデンサ41C</u>の両端の<u>電圧V41</u>が0となる時刻T31は遅くなる一方、期間T3~T4bの時間が<u>第一の一次巻線3a1</u>の漏れインダクタンスL1だけによる共振の周期の実質上1/4程度に止まるようになる。従って、負荷電流の時間平均的大きさが十分小さくなると、図5(a)に示されているように、<u>第一の一次巻線3a1</u>の自己インダクタンスLによる共振時間(期間T4b~T31)は、漏れインダクタンスLによる共振時間(期間T3~T4b)を十分無視できる程長くなる。この程度の軽負荷時では、期間T3~T4の時間、すなわち、デッドタイムを<u>第一の一次巻線3a1</u>の自己インダクタンスLで決まる共振周期の1/4に設定すれば、ZVS条件が満たされ得る。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】 0170

【補正方法】変更

【補正内容】

【0170】実施例5ではトランス3が補助巻線3tを有する。補助巻線3tと一次巻線3a1及び3a2との巻数比は1:2である。補助巻線3tに印加される電圧Vtは第一の一次巻線3a1に印加される電圧V3a1の2倍と実質的に等しい。実施例4とは異なり、第三スイッチ部53及び第四スイッチ部54が補助巻線3tへ並列に接続される。第三スイッチ部53及び第四スイッチ部54は、第一スイッチ部41及び第二スイッチ部42と同様、並列に接続されたスイッチ素子、ダイオード及びコンデンサを含む。スイッチ素子53S及び54Sは、好ましくは、MOSFETから成る。その他、バイポーラトランジスタ又はIGBTであっても良い。スイッチ素子53S及び54Sは直列に接続される。第三スイッチ素子53Sと第四スイッチ素子54Sとの接続点R5が第二入力端子1bへ接続される。


【手続補正19】

【補正対象書類名】明細書 【補正対象項目名】0175 【補正方法】変更 【補正内容】


【0175】《実施例6》図17は実施例6の回路を示す図である。実施例6の構成は実施例1(図1)と比べて、カレントトランス9の一次巻線9aを、第一のスイッチ部11と第二のスイッチ部12との接続点P1、及び、第二スイッチ部12のカソード端12aの間に直列に接続している点を除き、全く同じである。このようにカレントトランス9の接続位置を変えても、実施例6の動作は実施例1と全く同様である。つまり、重負荷時には図16により、軽負荷時には図2によりそれぞれ示される電流及び電圧が、実施例6の各部に発生する。遅延回路8は、実施例8


* 1では入力電流I9を測定するのに対し、実施例6では第 ニスイッチ部12を流れる電流I12を測定する。図16及び 図2に示されているように、電流I12と電流I9とを比べる と、電流I9は実質的に一方向にしか流れないのに対し て、電流I12は向きを周期的に反転させる。従って実施 例6では、カレントトランス9の二次巻線9bからの出力 を整流した後にその時間平均的大きさを測定する。

【手続補正20】 【補正対象書類名】図面 【補正対象項目名】図2 【補正方法】変更 【補正内容】 【図2】



【手続補正21】 【補正対象書類名】図面 【補正対象項目名】図7 【補正方法】変更 【補正内容】 【図7】







【手続補正23】 【補正対象書類名】図面 【補正対象項目名】図14

【補正方法】変更 【補正内容】 【図14】


制御回路




【手続補正24】 【補正対象書類名】図面 【補正対象項目名】図16



【手続補正25】 【補正対象書類名】図面 【補正対象項目名】図19 【補正方法】変更 【補正内容】 【図19】






制御回路

【手続補正27】 【補正対象書類名】図面 【補正対象項目名】図21

遅延回路

【補正方法】変更 【補正内容】 【図21】






【補正対象書類名】図面

*【補正方法】変更

【補正内容】



【手続補正29】


【補正対象書類名】図面


【補正対象項目名】図25

【補正方法】変更

【補正内容】

[図25]






【補正対象項目名】図26


*【補正方法】変更 【補正内容】

[図26]



【手続補正31】 【補正対象書類名】図面 【補正対象項目名】図27

【補正方法】変更 【補正内容】 【図27】



【手続補正32】


【補正対象書類名】図面

【補正対象項目名】図28

*【補正方法】変更

【補正内容】

[図28]



【手続補正33】


【補正対象書類名】図面


【補正対象項目名】図29

【補正方法】変更

【補正内容】

【図29】





フロントページの続き

Fターム(参考) 5H730 AA01 AA10 AA14 AA20 AS01

AS23 BB25 BB26 BB27 BB57

BB66 BB98 DD02 DD04 DD41

EE03 EE08 EE72 FD01 FD31

FD41 FG05 FG07 FG22